二级运算放大器的研究

目录
摘要.................................................................... 错误！未定义书签。

引言.................................................................... 错误！未定义书签。

第一部分理论值计算................................................................... 错误！未定义书签。

1.电路分析............................................. 错误！未定义书签。

2.设计指标............................................. 错误！未定义书签。

3.MOS工作区域......................................... 错误！未定义书签。

4.计算参数............................................. 错误！未定义书签。

第二部分原理图输入与仿真..................................................... 错误！未定义书签。

1.输入原理图................................................................................. 错误！未定义书签。

2.生成测试电路............................................................................. 错误！未定义书签。

3. 电路的仿真与分析...................................................................... 错误！未定义书签。

第三部分版图及验证................................................................... 错误！未定义书签。

1. 器件版图绘制........................................ 错误！未定义书签。

2.设计规则检查DRC (20)
3. LVS检查 (22)
总结...................................................................... 错误！未定义书签。

参考文献............................................................... 错误！未定义书签。

附录A设计规则 .............................................................................. 错误！未定义书签。

附录B附录B C ADENCE 常用快捷 (27)
在一些应用中，共源共栅运放提供的增益和输出摆幅均不满足要求。

例如助听器中的运放必须在0.9V的低电源下工作而单端输出摆幅最大到0.5V。

为此我们寻找两级运放，第一级提供高增益，第二级提供大的摆幅。

依题目描述，我们所做的单输入差分放大器的制作工艺为0.18um CMOS工艺，输入电压为1.8V时的增益为60dB以上，负载电容为3pF，设计完成后，我们用集成在Cadence IC5141下的 stectre 做原理图输入和仿真。

仿真结束后就要进入版图设计，我们用的是Virtuoso进行设计。

关键词：版图设计；MOS；设计规则；两级运放
近几年来，人们已投入很大力量研究版图设计自动化，计算机辅助设计方法学在给定所需功能行为描述的数字系统设计自动化方面已经非常成功。

希望用以代替设计师的一部分劳动。

但这并不适用于模拟电路设计。

较复杂的场合，有些程序的应用遇到了阻力，需要人工干预帮助解决问题。

因此，仔细研究模拟电路的设计过程，熟悉那些提高设计效率、增加设计成功机会的原则是非常必要的。

人工设计得到的器件版图密度一般高于用自动化版图设计和布线程序所得到的密度，因而人机交互式版图设计和布线程序得到了广泛的应用。

我们这次做的仅是基本方法，对于比较复杂的电路版图设计则不仅需要很多诸如图论在内的数据结构算法的知识应用，而且多年的电路版图设计经验也同样是非常重要的。

为此，我们用最为广泛的 CMOS 两级密勒补偿运算跨导放大器为本次课设的课题。

运算放大器（简称运放）是许多模拟系统和混合信号系统中的一个完整部分。

各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。

伴随者每一代 CMOS 工艺，由于电源电压和晶体管沟道长度的减小，为运放的设计不断提出复杂的课题。

运算放大器的设计可以分为两个较为独立的两个步骤。

第一步是选择或搭建运放的基本结构，绘出电路结构草图。

一般来说，决定好了电路结构以后，便不会更改了，除非有些性能要求必须通过改变电路结构来实现。

一旦结构确定，接着就要选择直流电流，手工设计管子尺寸，以及设计补偿电路等等，这个步骤包含了电路设计的绝大部分工作。

为了满足运放的交流和直流要求，所有管子都应被设计出合适的尺寸。

然后在手工计算的基础上，运用计算机模拟电路可以极大的方便对电路进行调试和修改。

但要记住，手算是绝对必需的！通过手算，可以深入的理解电路，对于设计多边形法则也可以更好进行权衡和把握。

第一部分理论值计算
1.电路分析
电路结构
最基本的 COMS 二级密勒补偿运算跨导放大器的结构如图 1.1 所示。

主要
包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路。

图1.1 两级运放电路图
静态特性
我们考虑沟道长度的影响，只给出了厄利电压值。

采用 gdpk180工艺，在1.8V电压下，厄利电压分别为 VEn＝55 V/μm，VEp＝47 V/μm。

则直流增益可以用厄利电压来表示
(1.1)
VE 是工艺给定的，所以可以看到，电路的直流增益与过驱动电压 VGST成
反比，而与 L成正比。

所以，为了得到较高的增益，应当选取较小的过驱动电
压和较大的沟道长度。

相位补偿
电路有至少四个极点和两个零点，假定 z2、p3、p4 以及其它寄生极点都远大于 GBW，若不考虑零点z1，仅考虑第二极点p2，那么这是一个典型的两极点决定的系统。

为保证系统稳定，通常要求有 63°左右的相位裕度，即保持频率阶跃响应的最大平坦度以及较短的时间响应。

但在考虑 z1之后，这个右半平面（RHP）的零点在相位域上相当于左半平面（LHP）的极点，所以相位裕度会得到恶化。

同时如果为了将两个极点分离程度增大，则补偿电容Cc 就要增大，这也会使得零点减小，进一步牺牲相位裕度，如图1.3所示。

图1.2 极点分裂与Cc变化
若要消除右半平面零点的影响，一是可以在前馈通路上插入反馈路径的单位增益buffer，能够消除右半平面的零点，但是这样带来了一个左半平面的零
点和左半平面的极点。

2.设计指标
根据应用场合的不同，我们对电路的要求也会不同。

即使同样应用在数据转换方面，对于高精度要求，就需要很高的增益，而对于高速度的要求，则就应该有高的带宽。

所以衡量一个电路的性能，就是通过各种具体的指标，本章结合二级运放就所关心的指标，进行一一介绍。

单位增益带宽（GBW）
单位增益带宽是运放最重要的指标之一，它定义为当运放增益为1时，所加输入信号的频率，这是运放所能正常工作的最大频率。

单位增益带宽有频率（GBW）
和角频率（GB）两种表示方法，两者之间换算关系为
(2.1)
有时在清楚上下文所指的情况下，这两种表示方法也可以相互混用。

若单位增益带宽内只有一个极点，其值可以由运放的开环直流增益与－3dB带宽的乘积得到。

静态功耗
一旦电源电压确定，静态功耗取决于各支路静态电流总和。

考察各路电路，可以知道，此运放的静态功耗为
(2.2)
电流的分配受其他性能指标的影响，比如 GBW、转换速率、噪声性能等。

3.MOS工作区域
为使运放正常工作，首先要保证 MOS 管工作状态正确，要求 M1～M8 工作在饱和区，M9 工作在线性区。

MOS 管工作在饱和区，要求|VDS|>|VGS|-|VT|。

同时过驱动电压不能太大，否则沟道长度调制效应明显，而且输出摆幅会受到限制。

静态功耗
先进行静态功耗分析，指标是 2mW 以内，电源电压为 5V，所以消耗电流要控制在 400μA 之内。

令 M8的源漏电流IDS8为标准电流 IB，并且 IDS4＝k1IDS7，IDS6＝k2IDS7。

因此要满足
(3.1)
面积
电路总面积为9个 MOS管面积和电阻RB 以及电容 CC面积之和， MOS管面积为栅面积和源、漏面积之和，应有AMOS＝AS + AD + WL。

由库中得知，AS＝AD＝3W2，所以 AMOS＝6W2 + WL。

当然，版图中还应包括器件之间的间隙，dummy，guardring和电源、地环，为简化分析，这里暂不考虑。

如果 RB 采用高阻 Poly制作，其面积可以忽略，但电容往往会占很大的面积，从而要满足
(3.2)
直流增益
指标要求直流增益大于等于 60dB，也就是10000倍，
(3.3)
由模型知，λP＝0.06，λN＝0.03，并令 VGST1＝VGST5，则有VGST1≤0.22V。

计算参数
最终计算参数
最终得到的器件参数如下 :
器件名称宽长比器件名称参数大小
M1 140/0.8 Cc 1.8 pF
M2 60/1.2
M3 60/1.2
M4 18/0.8
M5 240/1.2
M6 36/0.8
M7 1.5/0.8
M8 40/1.2
M9 65/1.2
第二部分原理图输入与仿真
cadence 公司 IC5141工具主要包括集成平台design frame work II、原理图编辑工具 schematic仿真工具、版图编辑工具 virtuoso以及物理验证工具，如diva等。

这里使用cadence3.2 版的 180nm pdk工具。

1. 输入原理图
应用原理图编辑工具 virtuoso schematic edito r编辑的最终原理图
图2.1最终原理图
2. 生成测试电路
在上述原理图的基础上创建相应的测试电路,电路图如1.2所示:
图2.2 chafen 测试电路原理图
3. 电路的仿真与分析
对于ic5141 模拟设计环境ADE 来说，默认的仿真器是spectre，这里直接采用spectre对设计进行仿真和分析。

最终仿真波形如图1.3所示:
图 2.3 波形查看窗口
第三部分版图及验证
本设计中采用工具软件为cadence平台ic5141，主要为Virtuoso®，用于原理图、版图输入，DIVA®本示例的过程是这样的：首先建立一个基本器件版图库，再将器件加上参数，使之成为参数化单元库（Parameterized Cell）。

然后在参数化器件基础上，绘制设计的版图（称之为层次化）。

最后对设计版图进行版图提取、DRC/LVS 验证。

需要注意的是，gpdk180 库中所有底层的基本器件，包括 mos 管、电阻、电容等都是参数化的，而且目前厂家的工艺库大多以 pdk 的形式提供，基本器件都是参数化的，绘制版图时不需要绘制底层版图。

用于提取、DRC、 LVS。

操作系统为Red Hat Enterprise Linux AS 4。

设计库采用cadence 公司的Generic Process Design Kit gpdk180，版本为 3.2；库中已经包含模型文件和各种工艺与规则文件。

1. 器件版图绘制
1）设计要求单独建一个库，例示中命名为 mylib。

操作同前述所有的建库操作一样，相应窗口和内容见下图。

图 3.1 建立设计库
2）要求为设计单独建一个库，在设计库中创建 cell，使用菜单命令 File—>New —>Cellview，设置相应参数，进入名为 chafen 单元（cell）的版图编辑界面。

图 3.2 创建 inv 版图 cell
3)在版图编辑界面中，直接按下键盘中i 键，弹出例化 cell 的窗口，填写
参数、选择完成参数化的PMOS单元，nmos单元。

图 3.2 NMOS 的表单与摆放
4)当点击 Hide 按钮后，Create Instance 窗口消失，在版图编辑窗口出现一个随鼠标移动的NMOS 管，移动鼠标将之摆放在编辑窗口适当位置。

同理添加所需所有元件。

图 3.3 PMOS管参数
5）完成 cell 例化后就要进行连线，这里的连线很简单，主要采用Metal1/2 和 Poly进行。

器件内部链接用Metal1，Metal2和Poly连接。

图 3.4 内部连线
首先进行 Poly 的连接，在 LSW 中选定 Poly 作为当前的绘图层。

在版图编辑窗口执行菜单命令Create Path，弹出 Create Path 窗口，如下图填写与选择，并点击 Hide 按钮隐藏。

图 3.5 Poly Path 的表单
用做N管的连接，如图3.4内部连线。

其次采用 Metal1 创建 Rectangle（矩形）进行漏极的连接，
图 3.6 Metal1 的矩形连接
最后使用多边形进行电源的连接，包括 vdd 和 gnd。

其中电源环、地环采用Metal2；
图 3.7 电源环，地环
6）绘图的最后一步是添加 pin，也就是在版图上相应的位置加标识。

这里共有四个接口 pin：输入信号 UI、输出信号 UO、电源 vdd！、地 gnd!，而这四个 pin都是从 Metal3引出来的。

在 LSW 中选定 Meta3 作为当前层之后，回到版图编辑窗口执行菜单命令Create Pin…，弹出如下图所示窗口。

图 3.8 初始创建 pin 窗口
在图中 Mode 栏选中 shape pin 项，窗口变为下图的样子。

点击“Display Pin Name Option…”扩展按钮，将字体高度变成0.1；其余填上或选择如图的内容后点击Hide 按钮隐藏窗口。

图 3.9 创建 shape pin窗口
在版图编辑窗口，放大并捕捉作为电源的多边形，鼠标点击金属边缘，拉伸至金属另一侧单击鼠标，此时出现“vdd!”字样，移动鼠标，通过单击将之摆放在多边形的中间即可。

gnd！的添加方式完全一样，I/O 类型仍然是双向，且不允许从上方接入。

输入 UI 的添加方式同样，I/O 类型为 input，只允许从左右接入。

标识字放在附近能明显看到就可以。

图 3.10创建输入 UI pin 窗口
输入的连接需要在Poly上做一个Metal1 to Poly过孔，再做一个Metal2 to Metal1，Metal3 to Metal2过孔。

图 3.11 Metal1 to Poly
图 3.12 Metal2 to Metal1
图 3.13 Metal3 to Metal2
图 3.14最后成图
其他过孔也如此，一层一层打。

输出信号 UO 添加时，I/O 类型为 output，也是只允许从左右接入，标识字
放在附近。

图 3.15 所有 pin，成型版图
2.设计规则检查DRC
本例中采用的规则文件已经准备好（基本所有的pdk 都具备完善的规则文件），版图设计规则检查采用在线工具 DIVA。

一般情况下，手动绘制版图过程中，每完成一部分都要进行 DRC 检查，避免错误积累。

设计规则是集成电路版图各种几何图形尺寸的规范，DRC是在产生掩模图形
之前，按照设计规则对版图几何图形的宽度、间距及层与层之间的相对位置等进
行检查，以确保设计的版图没有违反预定的设计规则，能在特定的集成电路制造
工艺下流片成功，并且具有较高的成品率。

不同的集成电路工艺都具有与之对应
的设计规则，因此设计规则检查与集成电路的工艺有关。

在版图编辑界面，执行菜单命令 Verify DRC…，启动 DIVA，弹出 DRC
窗口如下：
图 3.20 DRC启动窗口与报告
Checking Method指要检查的版图类型。

Flat表示检查版图中所有的图形，对子版图块不检查。

Hierarchical利用层次之间的结构关系而不用模式识别优化检查电路中每个单元模块。

Checking Limit 可以选择检查哪一部分版图。

Full 检查整个版图。

Incremental检查自从上次 DRC以后改变的版图。

by area 表示在指定区域进行DRC检查。

一般版图较大时，可以分块检查。

如果选择这种方式后，Coordinate输入框就变为可输入。

可以在这个框内输入坐标，用矩形的左下角和右下角的坐标来表示。

或者先单击“Sel by Cursor”按钮，然后用鼠标在版图上选中一个矩形，这个输入框也会出现相应的坐标。

如果不出现可以多选几次。

Switch Names设置开关，在DRC规则文件中设置的Switch在这里都会出现。

此选项可以方便地对版图文件进行分类检查，这在大规模的电路检查中非常重要。

Echo Commands 若选中本选项，在执行DRC的同时在 CIW窗口中显示DRC 命令。

Rules File表明 DRC 规则文件的名称，默认为 divaDRC.rul。

Rules Library表示所选的规则文件在哪个技术库里。

需要注意的是规则文件要放在适当的位置（pdk 已经存放好），在图中默认选项即可，点击 OK按钮，运行DRC，结果在CIW中显示。

上图可知，本次DRC
没有错误。

3. LVS检查
LVS 有好几个对比的对象，但通常是指版图的提取与电路原理图之间的对比，因此这两个文件是一定要具备。

首先进行版图的提取。

在 inv 单元版图编辑窗口执行菜单命令 Verify Extract…命令进行版图提取，出现如下界面，直接点击 OK按钮就可以完成提取，保存在当前库。

图3.30 版图提取表项
留意 CIW中的提取提示。

关闭inv 单元版图编辑窗口，打开提取的版图进行LVS检查，执行菜单命令 Verify LVS…，出现如下界面，
图3.31 LVS表项
在schematic或extracted项下可以采用browse按钮选择相应的单元和视图，或者点击各自对应的按钮“Sel by Cursor”，然后再去点击相应的scematic 经过一系列的设置，最后点击Output 按钮查看相应的检查报告，报告内容如下：
图3.32 LVS报告
这里有一个错误在电容上，原因是画法方面有些的问题。

总结
这次专业方向课程设计中，在整整十天里，我不仅可以巩固以前所学过的知识，而且学到了很多书本上没有的知识。

通过这次设计，我进一步加深了对软件工具的了解，让我对它有了更加浓厚的兴趣。

特别是当每一个检验成功时，心里特别的开心。

但是在进行版图的DRC检验时，遇到了不少问题，特别是各元件的绘制及其之间的连接，总是有错误，在细心的检查下，终于找出了错误和警告，排除困难后，DRC检验就通过了，心里终于舒了一口气。

其次，在进行电路图与版图的LVS时，一定要注意各个输入、输出引脚和器件参数的一一对应，因为电路图与版图具有一致性，只要有一处不匹配，就会导致整个编译出现错误提示，在器件的选择上也有一定的技巧，只有选择了合适当前电路所适合的器件，编译才能得到完满成功。

在课程设计中，我深切体会到，只有实践才是理论运用的最好检验。

本次设计是对我三年所学知识的一次综合性检测和考验，无论是动手能力还是理论知识的运用能力都得到了提高，同时加深了对电子技术的应用，大大提高了查阅资料的能力和效率，使我有充足的时间投入到设计当中。

同时在设计的过程中也发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。

在设计过程中感谢马老师对我的指导，让我对电路图的仿真，版图的制作和逻辑综合等工具有了深刻的了解，从而对电子行业产生了浓厚的乐趣，也使我的动手能力，思考能力和分析能力有了很大的提高。

两位老师渊博的专业知识，严谨的治学态度，精益求精的工作作风，诲人不倦的高尚师德，严以律己、宽以待人的崇高风范，朴实无华、平易近人的人格魅力对我影响深远。

感谢有这么好的老师对我的指导，热心的给我解答问题，并提供材料，所以我今天的学习成果，老师们有很大的功劳。

参考文献
集成电路设计（第二版）电子工业出版社王志功陈莹梅集成电路CAD与实践电子工业出版社李冰
专用集成电路设计基础西安电子科技大学出版社孙肖子张健康
附录A 设计规则
完整的设计规则见pdk中的设计规则说明，这里简单介绍一下本例中用到的设计规则，参照图2.11和图2.38，罗列在下面。

cont：最小尺寸0.2×0.2（6A），最小间距0.2（6B）
metal1: 最小宽度0.3（7A），与 cont交叠0.1（7C）
故漏侧为0.4×0.4；源、衬底侧0.8×0.4（7A、7C）
Oxide：最小宽度0.4（2A），oxide_overlap_cont=0.2(6C)
故最小宽度0.6（2A、6C）,WO； cont_space_poly=0.2(6E)，length=0.18（5A）
故最小长度1.78（6C、6E、5A）
Nimp: 最小宽度0.4（3A），Nimp_overlap_oxide=0.2(3C)
故最小宽度1.0（3A、3C，WO）；
Nimp_overlap_cont=0.1(6G)
故最小长度0.7（3C、6A、6C、6G）
Pimp: 最小宽度0.4（4A），Pimp_overlap_oxide=0.2(4C)
故最小宽度1.0（4A、4C，WO）；
Pimp_overlap_cont=0.1(6F)
故最小长度1.48（6F 、6A、6E、6C、4C）
Nwell: 最小宽度1.0（1A），Nwell_overlap_oxide=0.5(2D)
故2.88×1.6（2D）
inv版图2.38自己思考一下。

附录 B Cadence 常用快捷
鼠标操作
✧单击左键选中一个图形。

如果是两个图形交叠的话，单击左键选中其中一个
图形，再单击会选中另一个图形
✧用左键框选，选中一片图形，图形要被完全包围才会被选中
✧中键单击调出常用菜单命令
✧右键点击拖放用来放大。

放大后经常配合 F键使用，恢复到全部显示。

配合
Tab键使用，平移视图。

右键还有“Strokes”，就是点住右键画些图线，就能实现调用某些命令
✧Shift+左键加选图形，Ctrl+左键减选图形
键盘操作
F1 显示帮助窗口
F2 保存
F3 控制在选取相应工具后是否显示相应属性对话框的。

如在选取 Path 工具后，想控制 Path的走向，可以按 F3调出对话框进行设置
F4 Toggle Partial Select，用来控制是否可以部分选择一个图形
F5 打开。

F8 Guided Path Create
F9 Filter Size
Ctrl+A 全选
B Go to Level
Shift+B 升到上一级视图
C 复制。

复制某个图形
Ctrl+C 中断某个命令，不常用。

一般多按几次 Esc键即可取消某个命令
Shift+C 裁切(Chop)。

首先调用命令，选中要裁切的图形，后画矩形裁切
D 取消选择
Ctrl +D 取消选择。

这个也可用鼠标点击空白区域实现
Shift+D 取消选择
Shift+E和 E 控制用户预设的一些选项
F 满工作区显示。

就是显示所有图形
Ctrl+F 显示上一层级
Shift+F 显示所有层级
G Gravity，吸附。

打开后会吸附到某些节点上
Ctrl+G Zoom To Grid
I Instance，插入模块
K Ruler，标尺工具
Shift+K 清除所有标尺
L 标签工具。

Label。

标签要加在特定的 text 层上
M 移动工具。

Move。

点选 Move 工具后，选中要移动的图形，然后在屏幕上任意一处单击一下这个就是确定移动的参考点，然后就可以自由移动了。

也可以通过鼠标先选中一个图形，移动鼠标当鼠标箭头变成十字方向的时候就可以拖动来实现。

Shift+M Merge，合并工具
N 控制走向，斜 45对角+正交
Ctrl+N 控制走向，先横后竖
Shift+N 控制走向，直角正交
O Create Contact，插入通孔
Shift+O Rotate，旋转工具
P 插入 Path
Ctrl+P 插入引脚（Pin）
Shift+P Polygon，多边形工具
Q 对象属性
Shift+Q 打开设计属性对话框
R 矩形工具
Ctrl+R Redraw，重画
Shift+R Reshape。

就是在原来的图形上再补上一块图形
S Stretch，拉伸工具。

可以点击图形边框，也可以框选若干图形（边框）再进行拉伸。

Ctrl+S Split，添加拐点。

就是配合 Stretch命令可以将原来直的Path打弯Shift+S Search，查找
T Layer Tap，层切换。

使用 T 后再点击一个图形，会自动切换到刚点击图形的层上去。

可不必频繁点击 LSW窗口
Ctrl+T Zoom to Set
Shift+T Tree
U Undo，撤销
Shift+U Redo，重复
V Attatch，关联。

将一个子图形（child）关联到一个父图形（parent）后。

关联后，若移动 parent，child 也将跟着移动；移动 child，parent 不会移动。

可以将 Label关联到 Pad 上
Ctrl+V Type in CIW
W Previous View，前一视图
Ctrl+W 关闭窗口
Shift+W Next View，下一个视图
X Edit in Place
Ctrl+X Fit Edit
Shift+X Descend，下降一等级
Y Yank，区域复制。

和 Copy是有区别的，Copy只能复制完整图形对象
Ctrl+Y Cycle Select
Shift+Y Paste，粘贴。

配合 Yank使用
Z 视图放大
Ctrl+Z Zoom In by 2，视图放大两倍
Shift+Z Zoom Out by 2，视图缩小两倍
ESC Cancel
Tab 平移视图 Pan。

按 Tab，用鼠标点击视图区中某点，视图就会移至以该点为中
心
Delete 删除
BackSpace 撤销上一点。

在 Path一点画错时，可以撤销上一点
Enter 确定一个图形的最后一点。

也可双击鼠标左键结束
Ctrl+方向键移动 Cell
Shift+方向键移动鼠标。

每次半个格点的距离
方向键移动视图
1）Zoom In -------放大(z)
2）Zoom out by 2-------缩小2倍(Z)
3）Save -------保存编辑(f2)
4）Delete -------删除编辑(Del)
5）Undo -------取消编辑(u)
6）Redo -------恢复编辑(U)
7）Move -------移动(m)
8）Stretch -------伸缩(s)
9）Rectangle -------编辑矩形图形(r) 10）Polygon -------编辑多边形图形(P) 11）Path -------编辑布线路径(p)
12）Copy -------复制编辑(c)。