《数字电子技术》复习题(含答案)

《数字电子技术》复习题
一．单项选择题
1．以下逻辑函数等式不成立的是（ C ）。

A ．B A B A A +=+ B. A AB A =+ C. B A B A +=+ D. C A AB C A BC AB +=++
2．逻辑电路如下图所示，电路输出端的表达式为（ A ）。

A ．AB Y = B. 0=Y C. 1=Y D. AB Y =
3. 能够实现线与功能的门电路是（ C ）。

A ．传输门 B. 三态门 C. OC 门 D. 与非门 4. 下列器件属于组合逻辑电路的是：（ D ）
A ：74LS160
B ：74LS191
C ：74LS290
D ：74LS47
5. 优先编码器74LS148工作时，如果输入是1011101101234567=I I I I I I I I ，则输出012Y Y Y 是（ D ）。

A ：110
B ：000
C ：010
D ：001 6．实现逻辑函数C A C B B A Y ++=的电路：（ B ）
A. 不存在竞争也不存在冒险
B. 存在竞争，但不存在冒险
C. 存在竞争也存在冒险
D. 不存在竞争，存在冒险 7. 只具有“置0”、“置1”功能的触发器是（ B ） A ：JK B ：D C ：T D ：RS 8．构成十三进制计数器至少需要（ C ）个触发器。

A ：2 B ：3 C ：4 D ：5
9．集成双向移位寄存器74LS194当（ C ）实现左移功能。

A ：0001=S S
B ：0101=S S
C ：1001=S S
D ：1101=S S
10.使逻辑函数Y A BC =+为1的变量取值是（ B ）。

A. 010 B.011 C.101 D.110 11.输出有高阻状态的是( B )
A.与非门
B.三态门
C.计数器
D.555定时器 12.在下列电路中，不属于组合逻辑电路的是( B )。

A ．编码器
B ．JK 触发器
C ．译码器
D ．数据选择器 13.下面逻辑等式中，正确的是（ C ）。

A. A A =+1 B. A A A =⋅ C. A A =⋅1 D. A A A =+
14.实现逻辑函数Y AB BC =+ 的电路：（ C ）
A.不存在竞争也不存在冒险
B.存在竞争，但不存在冒险
C.存在竞争也存在冒险
D.不存在竞争，存在冒险 15.八路数据选择器的地址输入（选择控制）端有（ A ）个。

A ．3 B.2 C.4 D.8
16.一片74160十进制计数器不能构成（ D ）进制计数器。

A. 4 B. 5 C. 9 D. 20 17.施密特触发器常用于对脉冲波形的（ D ）。

A. 计数 B. 寄存 C.定时与延时 D.整形与变换 18. 下列表达式中与''AB A Y
+=具有相同逻辑功能的是___B_____。

A ）''B A Y = B ）)'(AB Y =
C ）B A Y +='
D ）'B A Y +=
19．逻辑电路如图2.2所示，电路输出端的表达式为_____B_____。

A ） 0=Y
B ） 1=Y
C ）)'(B A Y +=
D ）)'(AB Y =
20. 要对4位二进制信息进行译码，译码器的输出位数是__D__。

A ）2
B ）3
C ）8
D ）16
21. 用两片74LS290十进制计数器能构成的最大进制计数器为__D___。

A) 16 B) 20 C) 32 D) 100
22. 为了把串行输入的数据转换成为并行输出的数据，可以使用__B___。

A ）数码寄存器
B ）移位寄存器
C ）计数器
D ）存储器
23. D/A 转换器转换精度与位数相关，若仅根据分辨率考虑，当要求精度达到
0．1％至少采用DAC 的位数为__B_。

A ）11位
B ）10位
C ）9位
D ）8位 24．函数Y A ABCD ABC BC BC =++++的最简式为：（ A ） A ．A+C B. B+C C. A+D D. B+D 25．与非门输出为低电平时，需满足（ D ）。

A ．只要有一个输入端为低电平 B. 只要有一个输入端为高电平 C. 所有输入端都是低电平 D. 所有输入端都是高电平 26. 能够实现 “线与”功能的门电路是（ D ）。

A ．与非门 B. 或非门 C. 三态输出门 D. 集电极开路门 27. 输入为n 位二进制代码的译码器输出端个数为（ D ）。

A. n 2 B. 2n C. n D. 2n 28.一个4位二进制计数器的最大模数是（ C ）。

A.4 B.8 C.16 D.32 29.下列器件属于时序电路的是（ C ）。

A. 数值比较器 B. 加法器 C. 计数器 D. 译码器
30.输入时钟脉冲频率为100 kHz 时，则十进制计数器最后一级输出脉冲的频率
为（ B ）。

A. 20 kHz
B. 10 kHz
C. 50 kHz
D. 100 kHz
31.已知逻辑函数C B C A AB Y ++=，与其相等的函数为（ D ）。

A.AB
B.C A AB +
C.C B AB +
D.C AB +
32.下列几种TTL 电路中，输出端可以实现线与功能的电路是（ D ）。

A.或非门 B.与非门 C.异或门 D.OC 门
33.请判断以下哪种电路不是时序逻辑电路（ C ）。

A.计数器 B.寄存器 C.译码器 D.触发器
34.下图所示电路为555定时器构成的（ A ）。

A.施密特触发器
B.多谐振荡器
C.单稳态触发器
D.T触发器
35.标准的与或表达式是由（ B ）构成的逻辑表达式。

A.与项相或
B.最小项相或
C.或项相与
D.最大项相与
36.集成门电路的输入端若超过了需要，则这些多余的输入端应按下列（ C ）方式处理才是正确的。

A.让它们通过电阻接高电平
B.让它们接地或接低电平
C.让它们和使用中的输入端并接
D.让它们悬空
37.下列哪种说法可以消除组合逻辑电路的竞争冒险（ C ）。

A.输入状态不变
B.加精密的电源
C.接滤波电容
D.化简逻辑
38.在移位寄存器中双向是指数据可以（ A ）。

A.右移或左移
B.串行输入
C.并行加载
D.串并转换
39.多谐振荡器能产生（ B ）。

A.单一频率的正弦波
B.矩形波
C.锯齿波
D.三者皆可
40.T 型电阻网络DAC 具有（ A ）。

A.两种不同的电阻值 B.四种不同的电阻值 C.多种不同的电阻值 D.同一种电阻值
二．填空题
1.（44.75）10 =(101100.11)2 =(_54.6)8 = (__2C.C_)16。

2. =+0A ___A__ ，=⋅0A __0___。

3. A/D 转换器是将 模拟 信号转换为 数字 信号的电路。

4. 根据逻辑功能的不同，数字电路分为 组合 逻辑电路和 时序 逻辑电路。

5. 异步十进制计数器74LS290采用 异步 清零和 异步 置九。

6. 计数器按计数时钟是否一致可分为 同步 计数器和 异步 计数器。

集成计数器74LS161属于 同步 计数器。

7. 多谐振荡器有 0 个稳态， 2 个暂稳态。

8. 数字信号在 时间 和 幅值 离散，而模拟信号是连续的。

9．(92.5)10= (_1011100.1_)2 =(__134.4__)8= (___5C.8__)16
10．_组合__逻辑电路的基本单元是门电路，__时序 __逻辑电路的基本单元是触发器。

11. 摩根定理：
)'(AB = __A ’+B ’__，)'(B A + = ___A ’B ’__。

12. 逻辑代数中最基本的逻辑运算有与、_或__、_非_三种。

13. 基本RS 有__3__个允许状态，1个禁用状态。

14. 计数器按计数过程中数字增减分为__加法_计数器、__减法___计数器和可逆计数器 。

15. 单稳态触发器有 ____1___个稳态，___1_____个暂稳态。

16. A/D 转换器是将 ___模拟__信号转换为___数字____信号的电路，其转换过程是首先对输入的模拟信号__采样___然后进入保持时间，在这段时间内将取样的电压量化为数字量，并按一定的___编码____形式给出转换结果。

17.十进制数105.24）（对应的二进制为（11000.1)，8421BCD 码为（00100100.0101），余3码为（01010111.1000）。

18.最简与或式的标准是逻辑式中的（与项）最少，每个乘积项中的（变量）最少。

19.逻辑电路中，高电平用1表示，低电平用0表示，称为（正）逻辑，反之为（负）逻辑。

20.T 触发器的特性方程为（n n 1
n Q T Q T Q
⋅+⋅=+），'T 触发器的特性方程为
（n 1n Q Q =+）。

21.A/D 转换过程一般经过（采样）、（保持）、（量化）和（编码）。

22.一个逻辑函数中，在任何一组变量取值下，两个不同的最小项的乘积为（ 0 ），全部最小项之和为（ 1 ）。

23.有一数码10010011，作为自然二进制数时，它相当于十进制数（ 147 ），作为8421BCD 码时，它相当于十进制数（ 93 ）。

24.数字电路主要是研究电路输出与输入信号之间的（逻辑关系），故数字电路又称（逻辑电路）。

25式E D C AB Y +++=对偶式为（E D C B A Y ⋅⋅⋅+=），反函数为（E D C B A Y ⋅⋅⋅+=）。

26.触发器的特性方程是用以表示次态与（输入）和（现态）之间关系的方程式。

27.时序逻辑电路由（组合）电路和（存储）电路两部分组成，其中（存储）电路必不可少。

28.计数器中各触发器的时钟脉冲是同一个，触发器状态更新是同时的，这种计数器称为（同步计数器）。

29.AD 转换器的位数增加时，量化误差会（减小），基准电压REF V 增大时，量化误差会（增大）。

30.电阻网络型D/A 转换器主要由电阻网络、（模拟开关）和（求和运算放大器）构成。

三、判断题
1.[-19]的补码为101101。

（ V ）
2.逻辑函数)(C B A Y +=，它的对偶式C B A Y D ⋅+=。

（ V ）
3.异或运算指两个输入变量值相同时输出为0，不同时输出为1。

（ V ）
4.CMOS 门电路多余输入端不可以悬空。

（ V ）
5.触发器异步置位端与异步复位端的作用优先于输入控制端。

（ V ）
6.边沿JK 触发器存在空翻现象。

（ X ）
7.共阳极数码管驱动电平低电平有效。

（ V ）
8.全加器除了加数和被加数外，还要考虑低位的进位。

（ V ） 9.序列脉冲发生器可以由计数器和数据选择器组成。

（ V ）
10.寄存器存取方式有并行和串行两种，其中串行方式存取速度比并行方式更快。

（ X ）
11.BCD码是用4位二进制数表示1位十进制数。

（V ）
12.2输入或非门一个输入端接高电平时，可构成非门。

（ X ）
13.同或与异或关系互为反函数。

（ V ）
14.时序逻辑电路与原来的电路状态有关。

（ V ）
15.正逻辑中，高电平用逻辑1表示、低电平用逻辑0表示。

（ V ）
16.有约束项的逻辑函数中，约束项的取值可取1，也可取0。

（ V ）
17.余三码是无权码，而8421码与2421码是有权码。

（ V ）
18.寄存器存取方式有并行和串行两种，其中并行方式存取速度更快。

（ V ）
19.全加器电路考虑低位进位。

（ V ）
20. 3个触发器可构成十进制计数器电路。

（ X ）
21.如果已知AB=AC,则B=C。

（×）
22.对于任意一个最小项,只有一种变量取值组合使其值为1。

（√）
=+。

（√）
23.逻辑函数Y=AC的反函数为Y A C
24.CMOS门电路多余输入端可以悬空。

（×）
25.优先编码器(74LS148)编码的优先顺序是从高到低。

（√）
26.共阴LED显示器，驱动它的译码器应该是高电平有效的译码器。

（√）
27.触发器直接置位端与直接复位端的作用优先于输入控制端。

（√）
28.边沿触发器存在空翻现象。

（×）
29.用74LS161设计N进制计数器可以采用异步清零法和异步置数法。

（×）
30.当 1001个“1”连续异或的结果是 1。

（√）
31.异或函数与同或函数在逻辑上互为反函数。

（√）
32.异或门一个输入端为高电平时，可以当反相器使用。

（√）
33.优先编码器可以同时有多个输入信号。

（√）
34.逻辑函数的标准与或式又称为最小项表达式，它是唯一的。

（√）
35.卡诺图化简逻辑函数的本质就是合并相邻最小项。

（√）
36.CMOS与非门输入端悬空时，相当于输入高电平。

（×）
37.超前进位加法器运算速度比串行进位加法器快。

（√）
38.3位二进制计数器可以实现16分频电路。

（×）
39.T触发器可以由JK触发器或D触发器构成。

（√）
40.由与非门构成的SR 锁存器，当0R S D D ==时，电路没有确定输出。

（ × ）
四、简答题
1.化简Y （A,B,C,D ）=Σm(2,4,5,6,7,9,12)。

答：1.画出四变量空白卡诺图，往卡诺图中填1。

2.画圈合并。

3.写出每个圈的乘积项，然后相加，得到化简结果。

B A D
C A
D C B D C B A D C B A Y +++=),,,(
2. 化简 Y （A,B,C,D ）=Σm(3,5,6,7,10,13,15)+ΣΦ(1,2,4,9)。

答：1.画出四变量空白卡诺图，往卡诺图中填1和X 。

2.画圈合并。

3.写出每个圈的乘积项，然后相加，得到化简结果。

D C B BD C A D C B A Y ++=),,,(
3.用代数法化简下式为最简与或式。

B AD CD B A Y ⋅+++=
答：
B A B AD BCD A B AD CD B A Y +=+++=⋅+++=
4.用卡诺图化简下式。

D C A D C A C B A D C ABD ABC Y +++++=
答：
00 01 11 10 00 1 1 01 1 1 11 1 1 1 1 10
1
1
1
1
D A Y +=
5.用代数法化简下式为最简与或式。

D C BC C A B A Y +++=
答：
D
C B A
D C C B A D C C C A B A D C C )B B (C A B A C B D C BC C A B A D C BC C A B A Y ++=++=+++=++++=++++=+++=
6.用卡诺图化简下式。

∑+=)8,4,2,1,0(d )10,7,6,5,3(m )D ,C ,B ,A (Y
答：
00 01 11 10 00 × × 1 × 01 × 1 1 1 11 10
×
1
D B A )D ,C ,B ,A (Y +=
AB
CD
AB
CD
7.卡诺图化简：(,,,)(3,5,8,9,11,12,13)(1,2,6,7)Y A B C D m =∑+∑Φ 答：卡诺图化简如下所示：化简结果为：(,,,)Y A B C D AC AD BD =++ 8.用公式法化简逻辑函数 Y AB BD DCE AD =+++ 答：
D B A C
E A B B D B A DCE BD D B D A B A D A DCE BD B A Y +=++++=++++=+++=)(
五、计算分析题
1.分析下图给定的组合逻辑电路的逻辑功能（写出分析过程）。

图4.2.1 例4.2.1的电路答：（1）由逻辑图写出逻辑表达式： 化简：。

（3）分析总结实现的逻辑功能：非一致电路。

即输入A 、B 、C 取值不一样时输
出为1，否则输出为0。

)))(())(())((('
''••''••''•=ABC C ABC B ABC A Y C B C A B A Y '+'+'=
2.设计组合逻辑函数AC C B A Y +=，从下列三种方法中选取两种方法进行设计。

（1）用与非门实现；（2）用译码器实现；（3）用四选一数据选择器实现。

答：与非门实现
（1）逻辑表达式AC C B A AC C B A Y ⋅=+= （2）画出逻辑图
译码器实现
（1）逻辑表达式750m m m ABC C B A C B A AC C B A Y ⋅⋅=++=+= （2）画出逻辑图
数据选择器实现
（1）由表达式ABC C B A C B A AC C B A Y ++=+=可得：C D =0，01=D ，
C D =2，C D =3。

（2）画出逻辑图
3.3.分析下图所示的时序逻辑电路的逻辑功能。

要求： （1）写方程；（2）列状态表；（3）画状态转换图；（4）总结逻辑功能。

答：（1）写方程： 驱动方程：
状态方程：
输出方程：
2
10Q Q Q Y =
（2
）列状态表：
2Q
1Q
Q
*
2
Q *1Q
*0
Q
Y
0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 0 1
1
1
1
（3）画状态图：
（4）总结功能：能自启动的八进制计数器 4.分析图5.1所示电路。

要求： （1）写出驱动方程
（2）写出状态方程并列出状态表； （3）画出状态图。

⎪⎩⎪
⎨⎧======1022
011001Q
Q K J Q K J K J ⎪⎩⎪⎨⎧⊕='+'=⊕='+'='=2
10210210*
21010
10*
10
*
0)()(Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q
6.用八选一数据选择器CT74LS151实现如下逻辑函数，请写出详细过程。

（
∑=)14,13,12,11,9,7,6,5,1(m )D ,C ,B ,A (Y
解：
;
0D ;D D ;1D D ;D D D D D A C A B A A D m m D m D m m D m D m D m D m D m D m D m D m D m D m D m D ABC D C AB D C AB CD B A D C B A BCD A D BC A D C B A D C B A )
14,13,12,11,9,7,6,5,1(m )D ,C ,B ,A (Y 176354200127654320766543320===========++++++=++++++++=++++++++==∑则
，，，令
7.用二-五-十进制计数器74LS290实现模值为36的计数器，要求使用置零法并画出接线图。

解：
解：
8.用集成十进制计数器74LS160实现7进制计数器，要求：
（1）置零法（清零法）；
（2）置数法（预置数为0）。

答：置零法
（2）置数法。