基于AD73311和TMS320VC5402实现的通用数字信号处理硬件平台

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

信号处理算法 。 1 、A D 7 3 3 1 1内部 结 构 和 编 程 原 理
A D 7 3 3 1 1 是美国 A n  ̄ o g D e  ̄ c e 公司推 出的低成本 , 低功耗的单通道 l 6 比特量化的 A D / D A 转换器 ,采样 率最高可达 6 4 K / S ,宽 电源范 围
基于 A D 7 3 3 1 1 和T MS 3 2 0 V C 5 4 0 2 实现的通用数字 信号处理硬件平台
丁翠媚 刘春晖 中国移动通信 集团广 东有 限公 司 广 东 广州 5 1 0 0 0 0 【 摘 要 】本文首先介绍 了通用数字信 号处理硬件 平台实现 的意 义,然后介绍 了美国 A n a l o g D e v i c e 公司的高性能 A D / D A 转换器 A D 7 3 3 1 1 的 内部结
2系统硬件平台的实现和应用
T M S 3 2 0 V C 5 4 0 2 是T i 公司的一款性能优异的低价格的 1 6 位定点数字 信号处理器 ,它采用先进 的哈佛结构 ,多总线结构的 C P U, 多级指令流 水线 , 丰富的片 内存储资源 , 可编程的多通道缓冲串行 口 ( M C B S P ) , 较
( 2 . 7 ~ 5 V) , 配置灵活 , 可编程的采样率和输入输出增益 。与通用信号处
理器 D S P 的无缝 串行数据接 口使得 A D 7 3 3 1 l可和通用数字信号处理器 ( D S P ) 一起广泛用于数据采集和处理, 语音信号处理 , 无线通信 , 数据
通信等领域 。
黜 D S C L K MC Ⅸ
高的运算 速度 ,加上丰富的指令系统 , 使得其具有功耗小 ,高度并行等
优点 ,可以满足信号处理众多领域的实时处理要求。它的串行 口可以与 A D 7 3 3 1 芯片的串行接口直接相匹配 ,在物理连线上可 以实现无缝连接,
连线图如图 3 。
XF BCI 【 O RES ET 鸵

般每种数字信号处理算法的数据采样率是各不相 同的 ,对数字信
芯片的软件复位 ; C R B 用于配置芯片的采样率和串行数据的时钟频率 ; C R C用于控制芯片 A D模块 、 D A模块 , 参考 电压模块 的电源供应 ; C R D
用于配置 A D和 D A通道 的放大器 的增益; C R E 用于配置 D一个基于 A D 7 3 3 1 1 和Z i 的数 字信 号处理 器 T M S 3 2 0 V C 5 4 0 2实现的通用型信号处理平台, 最后给 出了该 系统的性能参数
以及应用前景 。 【 关键词 】通用数字信号处理硬件平 台 A D 7 3 3 1 1 T M S 3 2 0 V C 5 4 0 2 中图分 类号:T N9 2 9 . 5文献标识码:B 文章编号:1 0 0 9 - 4 O 6 7 ( 2 0 l 3 ) O 1 — 3 8 — 0 1
对锌辕 入
B F F S S X R O ] 厂 嗣 S a ) o I F F S S A A V V D D D 2 l
B D Ro BDX 0 SDo SDI D DD

A D 7 3 3 1 1 的A D模块是基于 S i g m a — D e h a 转换技术的模数转换模块 , 它使 用过采样 技术 ( 0 v e r s —p l i 和抽取滤波 技术来 提高采集信号 的信噪 比和降低外置的抗混叠滤波器的滤波性能要求。此外它的噪声整形技术 ( n 0 i s e — s h a p i n g ) 能把通带内的噪声移至数字低通滤波器带外 的高频段 , 进

TM S 3 2 O VC 5 4 0 2
AD7 3 3 1 1
图3 T MS 3 2 0 V C 5 4 0 2与 A D7 3 3 1 1 连 线圈
步提高了采集信号的信噪 比,在 8 K / S 的采样率 , 信噪 比可达 6 o d B 。
T M S 3 2 0 V C 5 4 0 2 初始化串口 0 和A D 7 3 3 1 1 芯片内部控制寄存器的程 序如下 , 初始化的结果为 A D 7 3 3 1 1 芯片的采样率为 3 2 K / S , 串行 时钟 S C L K 频率为 1 . 0 2 4 M H z , 输入输出的放大器增益分别为 0 d B 和6 d B 。 信号处理性能优异 的T M S 3 2 0 V C 5 4 0 2 和A D / D A配置灵活的 A D 7 3 3 1 1 相结合 ,再加上少量的外围器件 ,就可以构建 出一个通用 的,可变抽样 率 的数字信号处理硬件平 台, 在这个平台上可 以进行语音信号处理 ,通信 信号处理 , 普通的数据采集和处理。 如果更改 A D 7 3 3 1 1 的M C L K的输入时钟频率加上软件可编程 的分频 因子 ,就可获得不 同的信号采样率 ,满足不同算法对采样率 的要求 。如 可以实现在通信信号处理 中基于 G o e r t z e l 算法的 D T M F的检测和 D T M F 信号 的产生 ;B P S K 信号的产生和检测 ; 在普通的数据信号处理 中 F 丌 的计算 ;电力系统 中的谐波分析等 。
群延时。
号处理器 的处理能力要求也是各不相 同。为了验证数字信号处理算法在 实际硬件上运行的效果 , 就需要一个数字信号处理的硬件平台。本文实
现这样一个通用 的数字信号处理硬件平台 , 它采用 T i 的高性 能数字信号
处理芯片 T M S 3 2 0 V C 5 4 0 2 , 处理能力高达 1 0 0 M I P S ;A D / D A采用 A D公 司的A D 7 3 3 1 1 , 转换精度达 1 6 比特 , 通道的信噪比可达 7 5 d B , 而且 A D / D A 采样率可在一个较大范围内( 8 K~ 6 4 r  ̄ s ) 改变 ,可以满足多种数字信号处 理算法 的要求 ,经过简单的软件 编程和硬件 配置后 ,可以实现多种数字
相关文档
最新文档