2022年重庆邮电大学网络工程专业《计算机组成原理》科目期末试卷B(有答案)

2022年重庆邮电大学网络工程专业《计算机组成原理》科目期末试卷
B（有答案）
一、选择题
1、下述说法中正确的是（）。

I.半导体RAM信息可读可写，且断电后仍能保持记忆
Ⅱ.动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的
Ⅲ.半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的
IV.半导体RAM是非易失性的RAM
A.I、Ⅲ
B.只有Ⅲ
C.Ⅱ、IV
D.全错
2、连续两次启动同一存储器所需的最小时间间隔称为（）。

A.存储周期
B.存取时间
C.存储时间
D.访问周期
3、（）可区分存储单元中在放的是指令还是数据。

A.存储器
B.运算
C.用户
D.控制器
4、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。

A.目标程序
B.编译程序
C.解释程序
D.汇编程序
5、在计算机系统中，表明系统运行状态的部件是（）。

A.程序计数器
B.指令寄存器
C.程序状态字
D.累加寄存器
6、在计数器定时查询方式下，正确的描述是（）。

A.总线设备的优先级可变
B.越靠近控制器的设备，优先级越高
C.各设备的优先级相等
D.对硬件电路故障敏感
7、某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、8位数据位、1位校验位和1位停止位。

若要求每秒传送640个字符，那么该设备的有效数据传输率应为（）。

A.640b/s
B.640B/s
C.6400B/s
D.6400b/s
8、下列说法中正确的是（）。

A.微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快
B.若采用微程序控制方式，则可用μPC取代PC
C.控制存储器可以用掩膜ROM，EPROM或闪速存储器实现，
D.指令周期也称为CPU周期
9、下面是段MIPS指令序列：
add $a3, $s1, $s0 #R[$t3] ←R[$s1] +R($s0]
add $t2, $s0, $s3 #R[$t2]←R[$s0] +R [$s3]
Lw $t1,0($t2) #R[$t1] ←M[R[$t2] +0]
add $t1, $t1, $t2 #R[$t1] ←R[$t1]+R[$t2]
以上：指令序列中，指令之间发生数据相关？（）
A.1和2，2和3
B.1和2，2和4
C.1和3，2和3，2和4，3和4
D.1和2，2和3，2和4，3和4
10、传输一幅分辨率为640像素×480像素、65 536色的图片（采用无压缩方式），假设采用数据传输速度为56kbit/s，大约需要的时间是（）。

A.34.82s
B.42.86s
C.85.71s
D.87.77s
11、若每个汉字用16×16的点阵表示，7500个汉字的字库容量是（）
A.16KB
B.240KB
C.320KB
D.IMB
12、float类型（即IEEE754标准中的单精度浮点数格式）能表示的最大整数是（）。

A.2126-2103
B.2127-2104
C.2127-2105
D.2128-2104
13、若浮点数用补码表示，则判断运算结果为规格化数的方法是（）。

A.阶符与数符相同，则为规格化数
B.小数点后第一位为1，则为规格化数
C.数符与小数点后第1位数字相异，则为规格化数
D.数符与小数点后第1位数字相同，则为规格化数
14、在各种寻址方式中，指令的地址码字段可能的情况有（）。

I.寄存器编号
Ⅱ.设备端口地址
Ⅲ.存储器的单元地址
Ⅳ.数值
A. I、Ⅱ
B. I、Ⅱ、Ⅲ
C. I、Ⅲ
D.I、Ⅱ、Ⅲ、IV
15、假定编译器对C源程序中的变量和MIPS中寄存器进行了以下对应：变量f、g、h、
i、i分别对应给寄存器$s0，$s1，$s2，$s3，$s4，并将一条C赋值语句编译后生成如下汇编代码序列：
add $s0,$s1,$s2，
add $t1,$s3,$s4
sub $s0,$t0,$t1
请问这条C赋值语句是（）。

A. f=（g+i）-（h+i）
B. f=（g+j）-（h+i）
C. f=（g+ h）-（j +i）
D. f=（j +i）-（g+ h）
二、填空题
16、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用于便携式电脑中。

17、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线的下次，接管总线控制权。

18、堆栈是一种特殊的数据寻址方式，它采用________原理。

按结构不同，分为________堆栈和________堆栈。

19、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和_______寻址两种，使用
_______来跟踪。

20、指令寻址的基本方式有两种，______方式和______方式。

21、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据交换不经过CPU，而直接在内存和_______之间进行。

22、不同机器有不同的________，RISC指令系统是________指令系统的改进。

23、计算机的_______是计算机_______结构的重要组成部分，也是计算机不同于一般电子
设备的本质所在。

24、流水CPU中的主要问题是_________相关，_________相关和_________相关；为此需要
采用相应的技术对策，才能保证流水畅通而不断流。

25、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。

三、名词解释题
26、灰度级：
27、总线事务：
28、下溢：
29、DRAM：
四、简答题
30、外围设备的I/0控制方式分哪几类？各具什么特点？
31、什么是多重中断？实现多重中断的必要条件是什么？
32、说明总线结构对计算机系统性能的影响。

33、在DMA方式预处理（初始化）阶段，CPU通过程序送出哪些信息？
五、计算题
34、一台8位微机的地址总线为l6条，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，可用的最高地址是多少？
35、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：
1）机器的工作速度。

2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。

解：
36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。

六、综合题
37、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。

1）画出指令周期流程。

2）画出非流水线时空图。

3）画出流水线时空图。

4）假设时钟周期为100ns，求流水线的实际吞吐率。

5）求该流水处理器的加速比。

38、若某计算机有5级中断，中断响应优先级为1>2>3>4>5，而中断处理优先级为1>4>5>2>3，要求：
1）设计各级中断服务程序的中断屏蔽位（假设1为屏蔽，0为开放）。

2）若在运行用户程序时，同时出现第2、4级中断请求，而在处理第2级中断过程中，又同时出现1、3、5级中断请求，试画出此时CPU运行过程示意图。

39、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。

从局部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主的，例如，考虑下面的转置函数：
1.Tped ef int array a[2][2]；
2.
3 .void transposel（array dst，array src）
4.{
5. int i，j；
6.for（i=0；i<2；1++）{
7. for（j=0；j<2；j++）{
8. dst[j] [i]=src[i] [j]；
9. }
10. }
11. }
假设在一台具有如下属性的机器上运行这段代码：
sizeof（int）==4。

src数组从地址0开始，dst数组从地址16开始（十进制）。

只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。

这个高速缓存总的大小为16个数据字节，一开始是空的。

对src和dst数组的访问分别是读和写不命中的唯一来源。

问题如下：
1）对每个row和col，指明对src[row][col]和dstfrow][col]的访问是命中（h）还是不命中（m），例如，读src[0][0]会不命中，写dst[0][0]也不命中，并将结果填至下列表格中。

2）对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将结果填至下列表格中。

参考答案
一、选择题
1、D
2、A
3、D
4、C
5、C
6、A
7、B
8、C
9、D
10、D
11、B
12、D
13、C
14、D
15、C
二、填空题
16、瞬时启动固态盘
17、优先级公平主方
18、先进后出寄存器存储器
19、跳跃程序计数器
20、字向位向
21、总线 I/O设备（或输入输出设备）
22、指令系统 CISC
23、软件系统
24、资源数据控制
25、处理器指令和程序
三、名词解释题
26、灰度级：
显示器所显示的象素点的亮度差别。

27、总线事务：
从总线的请求到完成总线的使用的操作序列。

28、下溢：
指数的绝对值太小，以至小于数据编码所能表示的数据范围。

29、DRAM：
动态随机访问存储器，利用电容电荷存储信息，
四、简答题
30、答：外围设备的I/0控制方式分类及特点：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限
制。

需更多硬件，适用于内存和高速外设之间大批交换数据的场合。

（4）通道方式：可
以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。

（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一
般处理机。

31、答：多重中断是指：当CPU执行某个中断服务程序的过程中，发生了更高级、更紧
迫的事件，CPU暂停现行中断服务程序的执行，转去处理该事件的中断，处理完返回现
行中断服务程序继续执行的过程。

实现多重中断的必要条件是：在现行中断服务期间，中
断允许触发器为1，即开中断。

32、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定
的可能的地址总线。

双总线系统中，存储容量不会受到外围设备数量的影响
（2）指令系统
双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令
（3）吞吐量总线数量越多，吞吐能力越大
33、答：向DMA控制器及I/0接口（分离模式或集成模式均可）分别送出如下信息：A、测试设备状态，预置DMA控制器工作方式；B、主存缓冲区首址，交换量，传送方向；C、设备寻址信息，启动读/写。

五、计算题
34、解析：32KB存储空间共占用15条地址线，若32KB的存储地址起始单元为0000H，其范围应为0000H~7FFFH，但现在的首地址为4000H，即首地址后移了，因此最高地址也应该相应后移，故最高地址=4000H+7FFFH=BFFFH。

归纳总结：32KB的存储空间是连续的，由于首地址发生变化，因此术地址也会跟
着发生变化。

35、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4
个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。

2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。

36、解析：有效信息M（x）=1100=x3+x2，可知n=4。

G（x）=1011=x3+x+1。

由于G（x）为k+1位，可知k=3。

故将有效信息左移3位后再被G（x）模2除，即
M（x）×x3=1100000=x6+x5
M(x)∙x3 G(x)=
1100000
1011
=1110+
010→R(x)
1011
因此M（x）∙x3 +R(x)=1100000+010=1100010即为CRC码。

六、综合题
37、解析：
1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。

2）非流水线时空图如图b所示。

假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。

3）流水线时空图如图c所示。

由图c可见，第一条指令出结果需要4个时钟周期。

当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。

4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指
令/s。

5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，
每隔个时钟周期都输出一个结果。

对于本题4级流水线而言，处理10条指令所需的
时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.08
38、解析：
1）中断屏蔽是用来改变中断处理优先级的，因此这里应该是使中断屏蔽位实现中断处理优先级为1>4>5>2>3。

也就是说，1级中断的处理优先级最高，说明1级中断对其他所有中断都屏蔽，其屏蔽字为全1：3级中断的处理优先级最低，所以除了3级中断本身之外，对其他中断全都开放，其屏蔽字为00100。

以此类推，得到所有各级中断的中断服务程序中设置的中断屏蔽字见下表。

2）CPU运行程序的执行过程如下图所示。

具体过程说明如下：在运行用户程序时，同时出现2、4级中断请求，因为用
户程序对所有中断都开放，所以，在中断响应优先级排队电路中，有2、4两级中
断进行排队判优，根据中断响应优先级2>4，因此先响应2级中断。

在CPU执行2
级中断服务程序过程中，首先保护现场、保护旧屏蔽字、设置新的屏蔽字01100，然后，在具体中断处理前先开中断。

一旦开中断，则马上响应4级中断，因为2级
中断屏蔽字中对4级中断的屏蔽位是0，即对4级中断是开放的。

在执行4级中断结
束后，回到2级中断服务程序执行：在具体处理2级中断过程中，同时发生了1、3、5级中断请求，因为2级中断对1、5级中断开放，对3级中断屏蔽，所以只有1和5
两级中断进行排队判优，根据中断响应优先级1>5，所以先响应1级中断。

因为1
级中断处理优先，级最高，所以在其处理过程中不会响应任何新的中断请求，直到
1级中断处理结束，然后返回2级中断：因为2级中断对5级中断开放，所以在2级中断服务程序中执行一条指令后，义转去执行5级中断服务程序，执行完后回到2级
中断，在2级中断服务程序执行过程中，虽然3级中断有请求，但是，因为2级中断
对3级中断不开放，所以，3级中断一直得不到相应。

直到2级中断处理完回到用户
程序，才能响应并处理3级中断。

39、解析：
1）解决这个问题的关键是想象出如图所示的关系图。

注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行（0%2=0，1%2=1，2%2=0，3%2=1）。

因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出另一个数组的有用的行。

具体过程如下：
dst[j] [i]=src[i] [j]语包先访问 src[i][i]再将其存储到dst[j] [i]
说明如下：
①访问src[0][0]，不命中，将src[0]调入高速缓存的Line0。

②访问dst[0][0]，不命中，将dst[0]调入高速缓存的Line0，换出src[0]。

③访问src[0][1]，不命中，将src[0]调入高速缓存的Line0，换出dst[0]。

④……
2）当高速缓存为32B时，它足够大，能容纳这两个数组。

因此所有不命中都是开始时的不命中。

关系如图所示。