PCB电磁兼容设计

串扰 K (tr , L)
1 ( D )2
H
10
PCB电磁兼容设计
一个重要的设计原则
布局、布线时应使所有信号回路 面积（特别是高频信号和敏感信 号回路面积）尽可能小。
PCB电磁兼容设计
信号回流
低频：最小电阻【最短距离】 高频：最小阻抗【最小面积】
PCB电磁兼容设计
信号回流
信号频率较高时 的回流分布
44
PCB电磁兼容设计
地层设计（举例）
16层板：T / G1 / S1 / G2 / P1 / S2 / G3 / S3 / P2 / S4 / G4 / S5 / G5 / S6 / G6 / B 45
PCB电磁兼容设计
地层设计（举例）
46
缺少连接地层的过孔
PCB电磁兼容设计
地层设计（举例）
PCB电磁兼容设计
➢ 举例
地层设计
38
PCB电磁兼容设计
➢ 举例
地层设计
信号层
地层
39
PCB电磁兼容设计
地层设计(例)
40
PCB电磁兼容设计
地层设计(例)
41
PCB电磁兼容设计
地层设计(例)
42
PCB电磁兼容设计
地层设计
➢ 举例 （ bad ）
43
PCB电磁兼容设计
地层设计
当PCB中有多个地平面层时，应该在板上用较多分散的过孔将 地平面连接在一起，特别在信号集中换层的地方，以便为换层 的信号提供较短回路和降低辐射。如在平面的四周用过孔将地 平面连接在一起，可以有效的降低PCB对外的辐射。
T
n ( tr )
T
sin( n tr )
T
n tr
T
2
PCB电磁兼容设计
谐波幅度
信号的频谱分析
A1
-20dB/dec A2
A1 = 2τ / T A2 = 0.64 / T f A3 = 0.2 / T tr f2
-40dB/dec A3
1/τ
1/tr
频率（对数）
上升（或下降）时间越短，信号所含高频分量越丰富。
PCB电磁兼容设计
基本内容
信号的频谱分析 干扰源分析 布线设计技术 叠层设计技术 地线设计技术 电源完整性（PI）分析
1
PCB电磁兼容设计
V(t) 1 0.5
信号的频谱分析
τ = d + tr τ
d
t
tr
tr
V (t) T
Cn
n1
T
cos
(
2
T
n
t
n
)
Cn
n
2
T
sin(n )
T
n
20
PCB电磁兼容设计
布线设计原则
I/O信号应避开高速和高di/dt信号等干扰源。连接器上应该安 排足够的接地管脚。
滤波电容 电源线连接
隔离变压器/ 光耦隔离器
地线连接
信号滤波器 干净区域
时钟电路、 高速电路
桥
21
壕沟
PCB电磁兼容设计
布线设计原则
时钟线应避免换层
？22ຫໍສະໝຸດ PCB电磁兼容设计布线设计原则
25
PCB电磁兼容设计
布线设计原则（例）
26
PCB电磁兼容设计
布线设计原则（例）
27
PCB电磁兼容设计
扁平电缆的使用
最好
较好但端接困难
较好
差
28
PCB电磁兼容设计
共模干扰的抑制
PCB
高频磁环 共模回路
PCB
29
PCB电磁兼容设计
叠层设计
四层板
Top Ground Power Bottom
PCB电磁兼容设计
电路的差模抗扰性
ZG
~V
ZL H
ε = K f AH
ε – 电路上的干扰电压
f – 干扰电磁场频率 A -- 回路面积 H – 干扰磁场
9
PCB电磁兼容设计
串扰
当一根信号线上有高频电流流过时，在PCB板上 与之相邻的信号线上就会感应出干扰电压。
trace1 H
D
trace2 H
3
PCB电磁兼容设计
常见逻辑器件的上升时间
逻辑族 开关时间
CMOS 50nS
HCMOS 9nS
TTL 10nS
LSTTL 5nS
STTL 3nS
举例：
如 tr = 10nS，则频谱带宽为BW = 1/πtr = 32MHz
逻辑器件是一种骚扰发射较强的、最常见的宽带骚扰源，器件的翻转时间越短， 对应的逻辑脉冲所占的频谱越宽。
模拟区
数字区
╳
PCB电磁兼容设计
关于地层的分割(例)
举例(bad)
八层板 TOP GND1 SIG2 PWR GND2 SIG3 GND3 BOTTOM
PCB电磁兼容设计
关于地层的分割(例)
举例(bad)
PCB电磁兼容设计
地线设计
对于高频信号尤其是高频时钟信号，连接
插座上信号针的四周应用地线插针包围。
S3 S4 Ground
Bottom
Top Ground S1 Power S2 S3 Ground S4 Ground
Bottom
PCB电磁兼容设计
叠层设计
十层板（性能好）
Top Ground S1 Ground S2 Power Ground S3 Ground
Bottom
PCB电磁兼容设计
任意相邻的信号层应尽可能采取
垂直正交的布线方向。
S1 Ground
S2
S3
Ground
S4
23
PCB电磁兼容设计
布线设计原则
不要在单板上布设无意义的线；
测试线应尽可能短；不要在信号层上 敷地时形成长条导线。
信号层上信号线之间的地应通过足
够多的过孔接到地平面。
24
PCB电磁兼容设计
布线设计原则（例）
19
PCB电磁兼容设计
布线设计原则
差分对应平行等距等时延走线，保持对称，使电路对共模干扰有 良好的抑制。
高速信号的走线不允许出现锐角和直角。1GHz以上的信号应该尽量 使用圆弧 走线。
为了减少高频信号的辐射和干扰，高频信号尽量安排在内层。当走 线的长度大于信号频率所对应波长（λ）的1/20时必须走内层。
55
PCB电磁兼容设计
地线设计
56
PCB电磁兼容设计
PCB的布局设计
混合电路
布局时应该将数字电路和模拟电路分开，各区内器件排列尽量紧 凑，留出足够的隔离空间
数字电路
模拟电路
PCB电磁兼容设计
PCB的布局设计
数字电路
布局时应根据速率高、中、低速、I/O电路分区，以减少高速电路 对其它部分的干扰
PCB电磁兼容设计
70
PCB电磁兼容设计
谢谢
71
PCB电磁兼容设计
关于地层的分割
分割 + 桥接 -- 适用于数字电路与模拟电路之间联系的信号线较少且集中
PCB电磁兼容设计
关于地层的分割(例)
举例
PCB电磁兼容设计
关于地层的分割(例)
举例(bad)
PCB电磁兼容设计
关于地层的分割
分区但不分割 -- 适用于数字电路与模拟电路之间联系的
信号线较多且难以集中的情况
1.5V电源的去耦电容
3.3V电源的去耦电容
PCB电磁兼容设计
参考资料
▪ Printed Circuit Board Design Techniques for EMC Compliance ▪ EMC and the printed circuit board, Mark I.Montrose ▪ High speed digital design-A handbook of black magic, HOWARD W.JOHNSON •《PCB电磁兼容技术-设计实践》顾海洲，马双武，清华大学出版社
地层设计
▪ 20H 原则
10H→
20H→70% 100H→98%
20H → 3mm
PCB电磁兼容设计
地层设计
对于多层板，应保证地平面的完整性， 地平面内不应有大的开口。
优点：：
➢ 提供较稳定的参考电平 ➢ 提供小的信号回路面积 ➢ 使 信号线具有确定的和较均匀的特性阻抗 ➢ 可以控制信号间的串扰
4
PCB电磁兼容设计
ΔI 噪声干扰
1
3
寄生电容
2
4
5
PCB电磁兼容设计
共模干扰与差模干扰
PCB电磁兼容设计
共模干扰
E = K f LI
E -- 幅射电场强度(远场) f -- 电流频率 L– 线的长度 I – 共模电流大小
PCB电磁兼容设计
差模干扰
E = K f2 A I
E -- 幅射电场强度(远场) f -- 电流频率 A -- 回路面积 I -- 回路中电流大小
good
poor
PCB电磁兼容设计
去耦电容的布局(举例)
PCB电磁兼容设计
去耦电容的布局(举例)
PCB电磁兼容设计
去耦电容的布局(举例)
1.5V电源的去耦电容
3.3V电源的去耦电容
PCB电磁兼容设计
去耦电容的布局(举例)
1.2V电源的去耦电容
3.3V电源的去耦电容
PCB电磁兼容设计
去耦电容的布局(举例)
PCB电磁兼容设计
布线设计原则
▪ 3W 原则
对于时钟线、差分线对、复位线及其它高速强辐射或敏感线路， 当线宽为W时，其与相邻线径的中心线距应大于3W。
14
PCB电磁兼容设计
布线设计原则
▪ 差分线对的3W 原则
差分线对
W
≥W
≥ 2W
WWW ≥ 2W
W ≥W
此间距可根据差分线对的阻抗要求进行调整
15
PCB电磁兼容设计
八层板
叠层设计
性能一般
Top Ground S1 Power S2 S3 Ground
Bottom
性能好
Top Ground S1 Power Ground S2 Ground
Bottom
PCB电磁兼容设计
十层板
叠层设计
Top Ground S1 S2 Power Ground
可在红色箭头标记的位置加连接地的过孔
47
PCB电磁兼容设计
关于地层的分割
分割 -- 适用于数字电路与模拟电路之间没有信号联系
布局时将数字电路和模拟电路 分开，器件排列尽量紧凑，布 线时避免数字电路的信号跨越 模拟电路区域，避免模拟电路 的信号跨越数字电路区域。两 个区域隔离足够的距离。数字 地与模拟地分割，然后在插座 处单点连接，见左图。这样能 最大限度地抑制数字电路对模 拟电路的干扰。
PCB电磁兼容设计
解决办法
▪ 设置去耦电容
E
C
VCC IC
PCB电磁兼容设计
去耦电容的选取
C I t V
I：VCC脚流入的最大电流 △t：IC的开关时间 △V：VCC允许的压降
VCC
E
C
IC
例：I=20mA
△t=10nS △V=100mV
则：C = 2nF
PCB电磁兼容设计
去耦电容的布局
▪ 去耦电容应尽可能靠近VCC脚和地之间放置
PCB电磁兼容设计
布线设计原则
单面板
双面板
16
PCB电磁兼容设计
不良布线举例
17
PCB电磁兼容设计
布线设计原则
高速信号线不要在分割区上跨越，不要 在无关的参考平面上方穿行。
18
PCB电磁兼容设计
布线设计原则
在模拟电路和射频电路设计中，以及没有电源地平面的双面板中，常常用保护 线来对关键信号进行保护，使其免受其它信号的串扰。一般保护线连接地网络， 并在线的两端与地相接。频率很高时，保护线上用多个过孔接地，过孔之间的 距离应小于板上最高频率所对应波长（λ）的1/20。 对于有完整地平面的数字电路，一般不用保护线。
Top Power Ground Bottom
PCB电磁兼容设计
叠层设计
六层板（性能一般）
Top Ground S1 S2 Power Bottom
Top S1 Ground Power S2 Bottom
PCB电磁兼容设计
叠层设计
六层板（性能好）
Top Ground S1 Power Ground Bottom
PCB的布局设计
模拟电路
布局时应根据频率高、中、低进行分区，必要时应采取屏蔽隔离 措施，以减少电路之间的干扰
敏感电路应尽可能远离干扰电路，以减少干扰电路对敏感电路的 干扰
PCB电磁兼容设计
PCB的布局设计
PCB电磁兼容设计
电源完整性分析
开关电流产生的问题
电源线电感
E
VCC IC
▪ 产生较强的辐射骚扰。 ▪ 降低VCC，影响芯片的正常工作。