超大规模集成电路.pptx

28
第29页/共155页
1）P阱CMOS集成电路工艺过程简介
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
29
第30页/共155页
• 掩膜1： P阱光刻
Si-衬底
P-well
具体步骤如下： 1．生长二氧化硅：
SiO2
Si-衬底
30
第31页/共155页
2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀
§1 双极型（NPN）集成电路工艺 (典型的PN结隔离工艺)
1
第2页/共155页
思考题
1.与分立器件工艺有什么不同？ 2.埋层的作用是什么？ 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？ 5.器件之间是如何隔离的？ 6.器件的电极是如何引出的？
2
第3页/共155页
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
18
第19页/共155页
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底， 在其上制作P阱。NMOS管做在P阱内， PMOS管做在N型衬底上。
19
第20页/共155页
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正 电位，通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
艺有时已不满足要求，双阱工艺应 运而生。
26
第27页/共155页
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层， 然后用离子注入的方法同时制作N阱和P阱。
27
第28页/共155页
双阱CMOS工艺
• 使用双阱工艺不但可以提高器件密度，还 可以有效的控制寄生晶体管的影响，抑制 闩锁现象。
24
第25页/共155页
N阱CMOS工艺
早期的CMOS工艺的N阱工艺和P阱工 艺两者并存发展。但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作，有利于 发挥NMOS器件高速的特点，因此成为常 用工艺 。
25
第26页/共155页
3.双阱CMOS工艺
• 随着工艺的不断进步，集成电路的
线条尺寸不断缩小，传统的单阱工
第66页/共155页
* p 阱的形成
1. 第二层掩膜(光刻2) “p阱注入”
66
第67页/共155页
2. p阱注入
硼注入
67
第68页/共155页
3. 退火
68
第69页/共155页
二.浅槽隔离(STI)工艺
Shallow-trench isolation
* A:槽刻蚀 1．长隔离氧化层（作用：保护有源区在去 掉氮化物的过程中免受化学沾污）
氧化层的刻蚀
光刻1，刻N阱掩膜版
44
第45页/共155页
N阱注入
光刻1，刻N阱掩膜版
45
第46页/共155页
形成N阱
N阱 P-SUB
46
第47页/共155页
氮化硅的刻蚀
二氧化硅
掩膜版
光刻2，刻有源区掩膜版
N阱
氮化硅的作用？
47
第48页/共155页
场氧的生长
二氧化硅
掩膜版 氮化硅
光刻2，刻有源区掩膜版
76
第77页/共155页
2. 氮化物去除
77
第78页/共155页
三．多晶硅栅结构工艺 1．栅氧化层的生长
为什么要重新生长栅氧化层？
78
第79页/共155页
2．多晶硅淀积
79
第80页/共155页
3．第四层 掩膜(光刻4) “多晶硅栅”
80
第81页/共155页
4．多晶硅栅刻蚀
81
第82页/共155页
四．轻掺杂漏（LDD）注入工艺 * n- 轻掺杂漏注入
欧姆接触电极：金属与掺杂浓度较低的外延层相 接触易形成整流接触（金半接触势垒二极管）。因 此，外延层电极引出处应增加浓度。
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
第17页/共155页
EB C
N+ P
N+
N–-epi
P+
16
§2 CMOS集成电路工艺
17
P+ N+ N- P+
N+ N- P+
P-Sub
5
第6页/共155页
6.第四次光刻——N+发射区扩散孔光刻 氧化 光刻磷扩散区 磷扩散
P P+ N+ N- P+
P N+ N- P+
P-Sub
6
第7页/共155页
7.第五次光刻——引线接触孔光刻
氧化 光刻引线孔 清洁表面
P P+ N+ N- P+
P N+ N- P+
5.去光刻胶
73
第74页/共155页
*B: STI氧化物填充 1. 沟槽衬垫氧化硅
（改善硅与沟槽填充氧化物之间的界面特性）
74
第75页/共155页
2. 沟槽CVD氧化物填充
隔离槽CVD氧化硅
75
第76页/共155页
*C: STI 氧化层抛光 — 氮化物去除 1. 沟 槽 氧 化 物 抛 光 (CMP) Chemical-mechanical polishing
33
掩膜3 ：光刻多晶硅
光刻多晶硅
34
第35页/共155页
掩膜4 ：P+区光刻
1、P+区光刻
2、离子注入B+，栅区有多晶 硅做掩蔽，称为硅栅自对准工艺。
3、去胶
B+
P+区光刻
35
第36页/共155页
掩膜5 ： N+区光刻 1、N+区光刻 2、离子注入P+ 3、去胶
P+
N+区光刻 36
第37页/共155页
20
第21页/共155页
n 沟 MOS （NMOS）
VTn
Qss Cox
qN Ad m ax Cox
2kT q
ln
NA ni
-ms
Qss Cox
1 Cox
[2εε0 s
NA(2ΨF
]1/2
)
2kT q
ln
NA ni
-ms
p 沟 MOS （PMOS）
VTP
Qss Cox
qN dD max Cox
第18页/共155页
• CMOS集成电路是目前应用最为广泛的一 种集成电路，约占集成电路总数的95% 以上。
• CMOS工艺技术是当代VLSI工艺的主流工 艺技术，它是在PMOS与NMOS工艺基础上 发展起来的。其特点是将NMOS器件与 PMOS器件同时制作在同一硅衬底上。
• CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺
光P+刻胶
SiO2
EN+SiOBP2
C
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
第15页/共155页
EB C
N+ P
N+
P+
N–-epi
14
光刻掩膜版汇总 埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线
15
第16页/共155页
金属与半导体接触？
外延层电极的引形成出低欧势姆垒高接，掺触高杂的复方合法，？
60
第61页/共155页
3）双阱CMOS工艺流程
一、双阱工艺
* n阱的形成 1. 外延生长
61
第62页/共155页
2. 氧化生长
62
第63页/共155页
3.第一层掩膜（光刻1）“n阱注 入”
63
第64页/共155页
4. n阱注入 磷注入
64
第65页/共155页
5. 退火
退火的作用是什么？
65
69
第70页/共155页
2. 氮化硅淀积
Si3N4 （做为坚固的掩膜材料，有助于STI 氧化物淀积过程中保护有源区；CMP过程 中充当抛光的阻挡材料）
70
第71页/共155页
3.第三层 掩膜(光刻3) “浅槽隔离”
71
第72页/共155页
4. STI槽刻蚀
在外延层上选择刻蚀开隔离区
72
第73页/共155页
3．去胶 4．掺杂：掺入B元素
涂胶
显影
刻蚀
去胶
掺杂
31
第32页/共155页
掩膜2 ： 光刻有源区
淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅 生长栅氧 淀积多晶硅
32
第33页/共155页
淀积氮化硅
光刻有源区
场区氧化
去除氮化硅及二氧化硅
长栅氧
第34页/共155页
淀积多晶硅
N阱
48
第49页/共155页
去除氮化硅
光刻3，刻多晶硅掩膜版
FOX N阱
49
第50页/共155页
重新生长二氧化硅（栅氧）
场氧
光刻3，刻多晶硅掩膜版
栅氧
N阱
为什么要重新生长二氧化硅？ 50 第51页/共155页
生长多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
51
第52页/共155页
刻蚀多晶硅
掩膜版
划片
39
第40页/共155页
2) 简化N阱CMOS 工艺演示
40
第41页/共155页
N阱CMOS芯片剖面示意图
N阱CMOS芯片剖面示意图见下图。
41
第42页/共155页
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
42
第43页/共155页
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
43
第44页/共155页
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
3
第4页/共155页
3.外延层淀积
4.第二次光刻——P+隔离扩散孔光刻
生长n-外延 隔离氧化 光刻p+隔离区 p+隔离注入 p+隔离推进
N+ N-
N+ N-
P-Sub
4
第5页/共155页
5.第三次光刻——P型基区扩散孔光刻 光刻硼扩散区 硼扩散
10
第11页/共155页
埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长），
饱和压降Uces,提高特征频率fT和ICM 2.减小寄生pnp晶体管的影响
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
第12页/共155页
22
第23页/共155页
2.N阱CMOS工艺 N阱CMOS芯片剖面示意图
23
第24页/共155页
N阱CMOS正好和P阱CMOS工艺相 反，它是在P型衬底上形成N阱。因为N 沟道器件是在P型衬底上制成的，这种 方法与标准的N沟道MOS(NMOS)的工 艺是兼容的。在这种情况下，N阱中和 了P型衬底， P沟道MOS管会受到过渡 掺杂的影响。
P-SUB
9
第10页/共155页
埋层 外延层作用
• 在晶体管的电学参数中，特征频率ft,饱和压降 Uces，最大集电极电流ICM，击穿电压UBRCEO， 结电容都与集电区的掺杂浓度有关。而且他们对 集电区浓度的要求相互矛盾。
• 为了获得高的击穿电压、小的结电容，要求集电 区电阻率高
• 为了获得小的饱和压降Uces（直接决定逻辑电路 的输出低电平，越小越好）和集电区串联电阻,提 高特征频率fT和ICM要求电阻率低
掩膜6 ：光刻接触孔
光刻接触孔
37
第38页/共155页
掩膜7 ：光刻铝引线 1、淀积铝 2、光刻铝
光刻铝
第39页/共155页
AL PSG 场氧 Poly 栅氧 P+ N+ P阱 N 硅衬底
38
三、后部封装 （在另外厂房）
（1）背面减薄 （2）切片 （3）粘片 （4）压焊：金丝球焊 （5）切筋 （6）整形 （7）塑封 （8）沾锡：保证管脚的电学接触 （9）老化 （10）成品测量 （11）打印、包装
P-Sub
7
第8页/共155页
8.第六次光刻——金属化内连线光刻 蒸镀金属 反刻金属
P P+ N+ N- P+
P N+ N- P+
P-Sub
8
第9页/共155页
NPN晶体管剖面图
SiO2
B
N+ E
AL C
P P+
P+ N-epi Epitaxial layer 外延层
N+-BL Buried Layer
2kT q
ln
ND ni
- ms
Qss Cox
-
1 Cox
[2ε0εsND (2ΨF)]1/2
2k q
T
ln
ND ni
- φms
21
第22页/共155页
• 由于氧化层中正电荷的作用以及负的金属(铝)栅 与衬底的功函数差，使得在没有沟道离子注入技 术的条件下，制备低阈值电压(绝对值)的PMOS 器件和增强型NMOS器件相当困难。于是，采用 轻掺杂的n型衬底制备PMOS器件，采用较高掺杂 浓度扩散的p阱做NMOS器件（使阈值电压从负 变正，因为高的表面态会使NMOS的阈值电压为 负），在当时成为最佳的工艺组合。
EB C
N+ P
N+
N–-epi
P+
11
12
第13页/共155页
外延层的作用
• 为了获得高的击穿电压、小的结电容
13
第14页/共155页
隔离的实现
1.P+隔离扩散要扩穿外延层，与p型衬底连通。因 此，将n型外延层分割成若干个“岛” 。 2. P+隔离接电路最低电位，使“岛” 与“岛” 之 间形成两个背靠背的反偏二极管。
56
第57页/共155页
刻铝
光刻7，刻Al掩膜版 Al
N阱
57
第58页/共155页
刻铝
VSS
Vo
VDD
N阱
58
第59页/共155页
钝化层 N阱
光刻8，刻压焊孔掩膜版
59
第60页/共155页
（图中展示的是刻铝后的图形）
Vin
VSS
NMOS管硅栅
PMOS管硅栅 Vo
VDD
硼注入
P-SUB
N阱
磷注入
光刻3，刻多晶硅掩膜版
N阱
52
第53页/共155页
刻蚀多晶硅
多晶硅 N阱
光刻3，刻多晶硅掩膜版
53
第54页/共155页
P+离子注入
P+
掩膜版
光刻4，刻P+离子注入掩膜版
N阱