74芯片总汇

74芯片总汇
74HC/LS/HCT/F系列芯片的区别
1、LS是低功耗肖特基，HC是高速COMS。

LS的速度比HC略快。

HCT输入输出与LS 兼容，但是功耗低；F是高速肖特基电路；
2、LS是TTL电平，HC是COMS电平。

3、LS输入开路为高电平，HC输入不允许开路，hc 一般都要求有上下拉电阻来确定输入端无效时的电平。

LS 却没有这个要求
4、LS输出下拉强上拉弱，HC上拉下拉相同。

5、工作电压不同，LS只能用5V，而HC一般为2V到6V；
6、电平不同。

LS是TTL电平，其低电平和高电平分别为0.8和V2.4，而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，
但反过来是不行的
7、驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA；而CMOS的高低电平均为5mA；
8、CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源。

74系列集成电路大致可分为6大类：
. 74××（标准型）；
.74LS××（低功耗肖特基）；
.74S××（肖特基）；
.74ALS××（先进低功耗肖特基）；
.74AS××（先进肖特基）；
.74F××（高速）。

近年来还出现了高速CMOS电路的74系列，该系列可分为3大类：
. HC为COMS工作电平；
. HCT为TTL工作电平，可与74LS系列互换使用；
.HCU适用于无缓冲级的CMOS电路。

这9种74系列产品，只要后边的标号相同，其逻辑功能和管脚排列就相同。

根据不同的条
件和要求可选择不同类型的74系列产品，比如电路的供电电压为3V就应选择74HC系列的产品
系列电平典型传输延迟ns 最大驱动电流(-Ioh/Lol)mA
AHC CMOS 8.5 -8/8
AHCT COMS/TTL 8.5 -8/8
HC COMS 25 -8/8
HCT COMS/TTL 25 -8/8
ACT COMS/TTL 10 -24/24
F TTL 6.5 -15/64
ALS TTL 10 -15/64
LS TTL 18 -15/24
注：同型号的74系列、74HC系列、74LS系列芯片，逻辑功能上是一样的。

74LSxx的使用说明如果找不到的话，可参阅74xx或74HCxx的使用说明。

有些资料里包含了几种芯片，如74HC161资料里包含了74HC160、74HC161、
74HC162、74HC163四种芯片的资料。

找不到某种芯片的资料时，
可试着查看一下临近型号的芯片资料。

7400 QUAD 2-INPUT NAND GATES与非门
7401 QUAD 2-INPUT NAND GATES OC与非门
7402 QUAD 2-INPUT NOR GATES或非门
7403 QUAD 2-INPUT NAND GATES与非门
7404 HEX INVERTING GATES反向器
7406 HEX INVERTING GATES HV高输出反向器
7408 QUAD 2-INPUT AND GATE与门
7409 QUAD 2-INPUT AND GATES OC与门
7410 TRIPLE 3-INPUT NAND GATES与非门
7411 TRIPLE 3-INPUT AND GATES与门
74121 ONE-SHOT WITH CLEAR单稳态
74132 SCHMITT TRIGGER NAND GATES 触发器与非门
7414 SCHMITT TRIGGER INVERTERS触发器反向器
74153 4-LINE TO 1 LINE SELECTOR四选一
74155 2-LINE TO 4-LINE DECODER译码器74180 PARITY GENERATOR/CHECKER奇偶发生检验74191 4-BIT BINARY COUNTER UP/DOWN计数器7420 DUAL 4-INPUT NAND GATES双四输入与非门7426 QUAD 2-INPUT NAND GATES与非门7427 TRIPLE 3-INPUT NOR GATES三输入或非门7430 8-INPUT NAND GATES八输入端与非门7432 QUAD 2-INPUT OR GATES二输入或门7438 2-INPUT NAND GATE BUFFER与非门缓冲器7445 BCD-DECIMAL DECODER/DRIVER BCD译码驱动器7474 D-TYPE FLIP-FLOP D型触发器7475 QUAD LATCHES双锁存器7476 J-K FLIP-FLOP J-K触发器
7485 4-BIT MAGNITUDE COMPARATOR四位比较器7486 2-INPUT EXCLUSIVE OR GATES双端异或门
74HC00 QUAD 2-INPUT NAND GATES双输入与非门74HC02 QUAD 2-INPUT NOR GATES双输入或非门74HC03 2-INPUT OPEN-DRAIN NAND GATES与非门74HC04 HEX INVERTERS六路反向器
74HC05 HEX INVERTERS OPEN DRAIN六路反向器74HC08 2-INPUT AND GATES双输入与门
74HC107 J-K FLIP-FLOP WITH CLEAR J-K触发器
74HC109A J-K FLIP-FLOP W/PRESET J-K触发器
74HC11 TRIPLE 3-INPUT AND GATES三输入与门
74HC112 DUAL J-K FLIP-FLOP双J-K触发器
74HC113 DUAL J-K FLIP-FLOP PRESET双JK触发器74HC123A RETRIGGERABLE MONOSTAB可重触发单稳74HC125 TRI-STATE QUAD BUFFERS四个三态门74HC126 TRI-STATE QUAD BUFFERS六三态门74HC132 2-INPUT TRIGGER NAND 施密特触发与非门74HC133 13-INPUT NAND GATES十三输入与非门
74HC137 3-TO-8 DECODERS W/LATCHES 3-8线译码器
74HC138 3-8 LINE DECODER3线至8线译码器74HC139 2-4 LINE DECODER2线至4线译码器74HC14 TRIGGERED HEX INVERTER六触发反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4编码器74HC148 8-3 LINE PRIORITY ENCODER8-3编码器74HC149 8-8 LINE PRIORITY ENCODER 8-8编码器74HC151 8-CHANNEL DIGITAL MUX8通道多路器74HC153 DUAL 4-INPUT MUX双四输入多路器
74HC154 4-16 LINE DECODER4线至16线译码器74HC155 2-4 LINE DECODER2线至4线译码器74HC157 QUAD 2-INPUT MUX四个双端多路器
74HC161 BINARY COUNTER二进制计数器
74HC163 DECADE COUNTERS十进制计数器74HC164 SERIAL-PARALLEL SHIFT REG串入并出74HC165 PARALLEL-SERIAL SHIFT REG并入串出74HC166 SERIAL-PARALLEL SHIFT REG串入并出74HC173 TRI-STATE D FLIP-FLOP三态D触发器74HC174 HEX D FLIP-FLOP W/CLEAR六D触发器74HC175 HEX D FLIP-FLOP W/CLEAR六D触发器74HC181 ARITHMETIC LOGIC UNIT算术逻辑单元74HC182 LOOK AHEAD CARRYGENERATR进位发生器74HC190 BINARY UP/DN COUNTER 二进制加减计数器74HC191 DECADE UP/DN COUNTER 十进制加减计数器74HC192 DECADE UP/DN COUNTER 十进制加减计数器74HC193 BINARY UP/DN COUNTER 二进制加减计数器74HC194 4BIT BI-DIR SHIFT4位双向移位寄存器
74HC195 4BIT PARALLEL SHIFT 4位并行移位寄存器
74HC20 QUAD 4-INPUT NAND GATE四个四入与非门74HC221A NON-RETRIG MONOSTAB不可重触发单稳74HC237 3-8 LINE DECODER 地址锁3线至8线译码器74HC242/243 TRI-STAT TRANSCEIVER三态收发器74HC244 OCTAL 3-STATE BUFFER八个三态缓冲门
74HC245 OCTAL 3-STATE TRANSCEIVER三态收发器
74HC251 8-CH 3-STATE MUX8路3态多路器
74HC253 DUAL 4-CH 3-STATE MUX4路3态多路器
74HC257 QUAD 2-CH 3-STATE MUX4路3态多路器
74HC258 2-CH 3-STATE MUX2路3态多路器
74HC259 3-8 LINE DECODER8位地址锁存译码器
74HC266A 2-INPUT EXCLUSIVE NOR GATE异或非
74HC27 TRIPLE 3-INPUT NOR GATE三个3输入或非门
74HC273 OCTAL D FLIP-FLOP CLEAR8路D触发器
74HC280 9BIT ODD/EVEN GENERATOR奇偶发生器
74HC283 4BIT BINARY ADDER CARRY四位加法器
74HC299 3-STATE UNIVERSAL SHIFT三态移位寄存
74HC30 8-INPUT NAND GATE8输入端与非门
74HC32 QUAD 2-INPUT OR GATE四个双端或门
74HC34 NON-INVERTER非反向器
74HC354 8-CH 3-STATE MUX8路3态多路器
74HC356 8-CH 3-STATE MUX8路3态多路器
74HC365 HEX 3-STATE BUFFER六个三态缓冲门
74HC366 3-STATE BUFFER INVERTER缓冲反向器
74HC367 3-STATE BUFFER INVERTER缓冲反向器
74HC368 3-STATE BUFFER INVERTER缓冲反向器
74HC373 3-STATE OCTAL D LATCHES 三态D型锁存器
74HC374 3-STATE OCTAL D FLIPFLOP三态D触发器
74HC3934-BIT BINARY COUNTER 4位二进制计数器
74HC4016 QUAD ANALOG SWITCH四路模拟量开关
74HC4020 14-Stage Binary Counter 14输出计数器
74HC4017 Decade Counter/Divider with 10 Decoded Outputs 十进制计数器带10个译码输出端
74HC4040 12 Stage Binary Counter12出计数器
74HC4046 PHASE LOCK LOOP相位监测输出器
74HC4049 LEVEL DOWN CONVERTER电平变低器
74HC4050 LEVEL DOWN CONVERTER电平变低器
74HC4051 8-CH ANALOG MUX8通道多路器
74HC4052 4-CH ANALOG MUX4通道多路器
74HC4053 2-CH ANALOG MUX2通道多路器
74HC4060 14-STAGE BINARY COUNTER14阶BIN计数74HC4066 QUAD ANALOG MUX四通道多路器
74HC4075 TRIPLE 3-INPUT OR GATE3输入或门
74HC42 BCD TO DECIMAL BCD转十进制译码器
74HC423A RETRIGGERABLE MONOSTAB可重触发单稳74HC4511 BCD-7 SEG DRIVER/DECODER7段译码器74HC4514 4-16 LINE DECODER4至16线译码器74HC4538A RETRIGGERAB MONOSTAB可重触发单稳74HC4543 LCD BCD-7 SEG LCD用的BCD-7段译码驱动74HC51 AND OR GATE INVERTER与或非门
74HC521 8BIT MAGNITUDE COMPARATOR判决定路74HC533 3-STATE D LATCH三态D锁存器
74HC534 3-STATE D FLIP-FLOP三态D型触发器
74HC540 3-STATE BUFFER三态缓冲器
74HC541 3-STATE BUFFER INVERTER三态缓冲反向器
74HC58 DUAL AND OR GATE与或门
74HC589 3STATE 8BIT SHIFT 8位移位寄存三态输出
74HC594 8BIT SHIFT REG8位移位寄存器
74HC595 8BIT SHIFT REG8位移位寄存器出锁存
74HC597 8BIT SHIFT REG8位移位寄存器入锁存
74HC620 3-STATE TRANSCEIVER反向3态收发器74HC623 3-STATE TRANSCEIVER八路三态收发器
74HC640 3-STATE TRANSCEIVER反向3态收发器74HC643 3-STATE TRANSCEIVER八路三态收发器
74HC646 NON-INVERT BUS TRANSCEIVER 总线收发器74HC648 INVERT BUS TRANCIVER反向总线收发器
74HC688 8BIT MAGNITUDE COMPARATOR 8位判决电路74HC7266 2-INPUT EXCLUSIVE NOR GATE异或非门74HC73 DUAL J-K FLIP-FLOP W/CLEAR双JK触发器
74HC74A PRESET/CLEAR D FLIP-FLOP双D触发器74HC75 4BIT BISTABLE LATCH4位双稳锁存器
74HC76 PRESET/CLEAR JK FLIP-FLOP双JK触发器74HC85 4BIT MAGNITUDE COMPARATOR4位判决电路74HC86 2INPUT EXCLUSIVE OR GATE2输入异或门74HC942 BAUD MODEM300BPS低速调制解调器74HC943 300 BAUD MODEM300BPS低速调制解调器74LS00 QUAD 2-INPUT NAND GATES与非门74LS02 QUAD 2-INPUT NOR GATES或非门74LS03 QUAD 2-INPUT NAND GATES与非门74LS04 HEX INVERTING GATES反向器
74LS05 HEX INVERTERS OPEN DRAIN六路反向器74LS08 QUAD 2-INPUT AND GATE与门
74LS09 QUAD 2-INPUT AND GATES OC与门74LS10 TRIPLE 3-INPUT NAND GATES与非门
74LS109 QUAD 2-INPUT AND GATES OC与门
74LS11 TRIPLE 3-INPUT AND GATES与门
74LS112 DUAL J-K FLIP-FLOP双J-K触发器
74LS113 DUAL J-K FLIP-FLOP PRESET双JK触发器
74LS114 NEGATIVE J-K FLIP-FLOP负沿J-K触发器
74LS122 Retriggerable Monostab可重触发单稳
74LS123 Retriggerable Monostable 可重触发单稳
74LS125 TRI-STATE QUAD BUFFERS四个三态门
74LS13 QUAL 4-in NAND TRIGGER 4输入与非触发器
74LS160 BCD DECADE 4BIT BIN COUNTERS计数器74LS136 QUADRUPLE 2-INPUT XOR GATE异或门74LS138 3-8 LINE DECODER3线至8线译码器74LS139 2-4 LINE DECODER2线至4线译码器74LS14 TRIGGERED HEX INVERTER六触发反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4编码器74HC148 8-3 LINE PRIORITY ENCODER 8-3编码器74HC149 8-8 LINE PRIORITY ENCODER 8-8编码器
74LS151 8-CHANNEL DIGITAL MUX8通道多路器74LS153 DUAL 4-INPUT MUX双四输入多路器
74LS155 2-4 LINE DECODER2线至4线译码器74LS156 2-4 LINE DECODER/DEMUX2-4译码器74LS157 QUAD 2-INPUT MUX四个双端多路器74LS158 2-1 LINE MUX2-1线多路器
74LS160A BINARY COUNTER二进制计数器74LS161A BINARY COUNTER二进制计数器74LS162A BINARY COUNTER二进制计数器74LS163A DECADE COUNTERS十进制计数器74LS164 SERIAL-PARALLEL SHIFT REG串入并出74LS168 BI-DIRECT BCD TO DECADE双向计数器74LS169 4BIT UP/DN BIN COUNTER 四位加减计数器74LS173 TRI-STATE D FLIP-FLOP三态D触发器74LS174 HEX D FLIP-FLOP W/CLEAR六D触发器74LS175 HEX D FLIP-FLOP W/CLEAR六D触发器74LS190 BINARY UP/DN COUNTER 二进制加减计数器74LS191 DECADE UP/DN COUNTER 十进制加减计数器74LS192 DECADE UP/DN COUNTER 十进制加减计数器74LS193 BINARY UP/DN COUNTER 二进制加减计数器74LS194A 4BIT BI-DIR SHIFT4位双向移位寄存器
74LS195A 4BIT PARALLEL SHIFT4位并行移位寄存器74LS20 QUAD 4-INPUT NAND GATE四个四入与非门74LS21 4-INPUT AND GATE四输入端与门
74LS240 OCTAL 3-STATE BUFFER八个三态缓冲门74LS244 OCTAL 3-STATE BUFFER八个三态缓冲门74LS245 OCTAL 3-STATE TRANSCEIVER三态收发器74LS253 DUAL 4-CH 3-STATE MUX4路3态多路器74LS256 4BIT ADDRESS LATCH四位可锁存锁存器74LS257 QUAD 2-CH 3-STATE MUX4路3态多路器74LS258 2-CH 3-STATE MUX2路3态多路器74LS27 TRIPLE 3-INPUT NOR GATES三输入或非门
74LS279 QUAD R-S LATCHES四个RS非锁存器74LS28 QUAD 2-INPUT NOR BUFFER 四双端或非缓冲74LS283 4BIT BINARY ADDER CARRY四位加法器74LS30 8-INPUT NAND GATES八输入端与非门
74LS32 QUAD 2-INPUT OR GATES二输入或门
74LS352 4-1 LINE SELECTOR/MUX 4-1线选择多路器74LS365 HEX 3-STATE BUFFER六个三态缓冲门
74LS367 3-STATE BUFFER INVERTER缓冲反向器
74LS368A 3-STATE BUFFER INVERTER缓冲反向器74LS373 OCT LATCH W/3-STATE OUT三态输出锁存器74LS76 Dual JK Flip-Flop w/set2个JK触发器
74LS379 QUAD PARALLEL REG四个并行寄存器
74LS38 2-INPUT NAND GATE BUFFER与非门缓冲器74LS390 DUAL DECADE COUNTER2个10进制计数器74LS393 DUAL BINARY COUNTER2个2进制计数器74LS42 BCD TO DECIMAL BCD转十进制译码器74LS48 BCD-7 SEG BCD-7段译码器
74LS49 BCD-7 SEG BCD-7段译码器
74LS51 AND OR GATE INVERTER与或非门
74LS540 OCT Buffer/Line Driver8路缓冲驱动器
74LS541 OCT Buffer/LineDriver8路缓冲驱动器
74LS74 D-TYPE FLIP-FLOP D型触发器
74LS682 8BIT MAGNITUDE COMPARATOR8路比较器74LS684 8BIT MAGNITUDE COMPARATOR8路比较器74LS75 QUAD LATCHES双锁存器
74LS83A 4BIT BINARY ADDER CARRY四位加法器74LS85 4BIT MAGNITUDE COMPARAT4位判决电路74LS86 2INPUT EXCLUSIVE OR GATE2输入异或门74LS90 DECADE/BINARY COUNTER十/二进制计数器74LS95B 4BIT RIGHT/LEFT SHIFT 4位左右移位寄存
74LS688 8BIT MAGNITUDE COMPARAT8位判决电路74LS136 2-INPUT XOR GATE2输入异或门
74LS651 BUS TRANSCEIVERS总线收发器
74LS653 BUS TRANSCEIVERS总线收发器
74LS670 3-STATE 4-BY-4 REG3态4-4寄存器
74LS73A DUAL J-K FLIP-FLOP W/CLEAR 双JK触发器
逻辑电平的一些概念
要了解逻辑电平的内容，首先要知道以下几个概念的含义：
1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。

2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。

3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。

4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。

它是一个界于Vil、Vih之间的电压值，
对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平对于一般
的逻辑电平，以上参数的关系如下：
Voh > Vih > Vt > Vil > Vol。

6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。

7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。

8：Iih：逻辑门输入为高电平时的电流（为灌电流）。

9：Iil：逻辑门输入为低电平时的电流（为拉电流）。

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。

开路的TTL、CMOS、ECL门分别称为集电极开
路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合
适。

对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：
（1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：线与的开路门数；m：被驱动的输入端数。

：常用的逻辑电平
·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。

·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。

·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。

·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。

·低电压的逻辑电平还有2.5V和1.8V两种。

·ECL/PECL和LVDS是差分输入输出。

·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。

5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。

另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，
Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪声容限
较TTL电平高。

JEDEC组织在定义3.3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。

LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。

LVTTL逻辑电平
定义的工作电压范围是3.0－3.6V。

LVCMOS逻辑电平标准是从5V CMOS逻辑电平关注移植过来的，所以它的Vih、Vil和Voh、Vol与工作电压有关，其值如上图所示。

LVCMOS逻
辑电平定义的工作电压范围是2.7－3.6V。

5V的CMOS逻辑器件工作于3.3V时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的Vih大约为0.7×VCC＝2.31V左右，由于此电平与LVTTL的
Voh（2.4V）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5V CMOS器件工作于3.3V电压的工作方式。

由于相同
的原因，使用LVCMOS输入电平参数的3.3V逻辑器件也很少。

JEDEC组织为了加强在3.3V上各种逻辑器件的互连和3.3V与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一
种标准，其名称即为3.3V逻辑电平标准，其参数如下：
3.3V逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的Vol可以很低（0.2V），另外，它还定义了其Voh最高可
以到VCC-0.2V，所以3.3V逻辑电平标准可以包容LVCMOS的输出电平。

在实际使用当中，对LVTTL标准和3.3V逻辑电平标准并不太区分，某些
地方用LVTTL电平标准来替代3.3V逻辑电平标准，一般是可以的。

JEDEC组织还定义了2.5V逻辑电平标准，如上图所示。

另外，还有一种2.5V CMOS逻辑电平标准，它与上图的2.5V逻辑电平标准差别不大，可
兼容。

低电压的逻辑电平还有1.8V、1.5V、1.2V的逻辑电平。

TTL和CMOS逻辑器件
逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。

TTL和CMOS器件的功能分类
按功能进行划分，逻辑器件可以大概分为以下几类：门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。

1：门电路和反相器
逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门74X86、反相器74X04等。

2：选择器
选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。

3：编/译码器
编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。

4：计数器
计数器主要有同步计数器74X161和异步计数器74X393等。

5：寄存器
寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。

6：触发器
触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、
施密特触发器等。

7：锁存器
锁存器主要有D型锁存器74X373、寻址锁存器74X259等。

8：缓冲驱动器
缓冲驱动器主要有带反向的缓冲驱动器74X240和不带反向的缓冲驱动器74X244等。

9：收发器
收发器主要有寄存器收发器74X543、通用收发器74X245、总线收发器等。

10：总线开关
总线开关主要包括总线交换和通用总线器件等。

11：背板驱动器
背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+（GTLP）或BTL之间的电平转换器件。

TTL和CMOS逻辑器件的工艺分类特点
按工艺特点进行划分，逻辑器件可以分为Bipolar、CMOS、BiCMOS等工艺，其中包括器件系列有：
Bipolar（双极）工艺的器件有：TTL、S、LS、AS、F、ALS。

CMOS工艺的器件有：HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。

BiCMOS工艺的器件有：BCT、ABT、LVT、ALVT。

：TTL和CMOS逻辑器件的电平分类特点
TTL和CMOS的电平主要有以下几种：5VTTL、5VCMOS（Vih≥0.7*Vcc，Vil≤0.3*Vcc）、3.3V电平、2.5V电平等。

5V的逻辑器件
5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件
3.3V及以下的逻辑器件
包含LV的和V 系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。

包含特殊功能的逻辑器件
A．总线保持功能（Bus hold）
由内部反馈电路保持输入端最后的确定状态，防止因输入端浮空的不确定而导致器件振荡自
激损坏；输入端无需外接上拉或下拉电阻，节
省PCB空间，降低了器件成本开销和功耗，见图6－3。

ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。

命名特征为附加了
“H”如：74ABTH16244。

B．串联阻尼电阻（series damping resistors）
输出端加入串联阻尼电阻可以限流，有助于降低信号上冲/下冲噪声，消除线路振铃，改善信号质量。

如图6－4所示。

具有此特征的ABT、
LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示区别，如ABT162245，ALVCHR162245。

对于单向驱动器件，串联电阻加在其输出端，
命名如SN74LVC2244；对于双向的收发器件，串联电阻加在两边的输出端，命名如
SN74LVCR2245。

C．上电/掉电三态（PU3S，Power up/power down 3-state）
即热拔插性能。

上电/掉电时器件输出端为三态，Vcc阀值为2.1V；应用于热拔插器件/板卡产品，确保拔插状态时输出数据的完整性。

多
数ABT、LVC、LVT、LVTH系列器件有此特征。

D．ABT 器件（Advanced BiCMOS Technology）
结合了CMOS器件(如HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高输入阻抗特性和双极性器件(Bipolar，如TTL、LS、AS、ALS)输出驱动能力强
的特点。

包括ABT、LVT、ALVT等系列器件，应用于低电压，低静态功耗环境。

E．Vcc/GND对称分布
16位Widebus器件的重要特征，对称配置引脚，有利于改善噪声性能。

AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位
Widebus器件有此特征。

F．分离轨器件（Split-rail）
即双电源器件，具有两种电源输入引脚VccA和VccB，可分别接5V或3.3V电源电压。

如ALVC164245、LVC4245等，命名特征为附加了“4”。

逻辑器件的使用指南
1：多余不用输入管脚的处理
在多数情况下，集成电路芯片的管脚不会全部被使用。

例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使
用，这样就会存在悬空端子。

所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，
以防止电流漂移（具有总线保持功能的器
件无需处理不用输入管脚）。

究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。

244、16244经测试在接高电平时静态功耗较小
接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源为好，电阻值推荐为1～10K。

2：选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器
件，这样可以减少信号过冲，改善信号质量。

并且在设计时必须考虑信号匹配。

3：在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。

板间接口选择ABT16244/245或LVTH16244/245，并
在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10- 200Ω左右，另外，也可以使用并接二级管来进行处理，效果也不错，如1N4148等（抗冲击较好）。

4：在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。

始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。

内部带串联阻
尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。

始端匹配推荐电阻值为10～51 Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。

由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。

选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。

5：要注意高速驱动器件的电源滤波。

如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1 μ或0.01 μ电容。

6：可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引
脚，并与地形成尽可能小的环路。

7：收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。

8：373/374/273等器件为工作可靠，锁存时钟输入建议串入10－200欧电阻。

9：时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。

10：注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路时请参考公司的《单板带电插拔设计规范》。

11：注意电平接口的兼容性。

选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要
求。

12：在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。

逻辑器件的工作电压不
要超出它所允许的范围。

13：逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。

14：对开关量输入应串电阻，以避免过压损坏。

15：对于带有缓冲器的器件不要用于线性电路，如放大器。

TTL、CMOS器件的互连
器件的互连总则
在公司产品的某些单板上，有时需要在某些逻辑电平的器件之间进行互连。

在不同逻辑电平器件之间进行互连时主要考虑以下几点：
1：电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功能，严重时会烧毁芯片。

2：驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。

3：时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容限。

4：选用电平转换逻辑芯片时应慎重考虑，反复对比。

通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便。