液晶显示屏V-by-One与LVDS接口信号驱动原理

V-by-One接口信号驱动原理（3840*2160）
一、时钟与像素点关系
一场：60Hz-16.667ms，2250行（2160行有效）
——刷新像素点：3840*2160个/Vertical
一行：135KHz-7.407us，（=60Hz*2250），4400=550*8点（3840点=480*8点有效）——刷新像素点：3840个/ Horizontal
Clock：74.25MHz-13.468ns，（=135KHz*550）
——刷新像素点：8个/Clock
以上，可参考《附录A：屏规格书信号时序特性》。

二、V-by-One信号传输规则
每个Clock（DCLK），V-by-O接口有8对差分对（lane0~lane7）同时传输，每对差分对负责一个Pixel；共8个Pixels一起传输数据。

以上，可参考《附录B：屏规格书每场画面时序》与《附录C：屏规格书单区与双区的驱动方式（每一行）》。

每对差分对同时串行传输4Bytes字节（共32bits，V-by-One传输协议有40bits）；（每bit周期0.3367ns=13.468ns/40，2,97G带宽）
或按照公式计算：4(byte)×8×（10/8）×（594MHz/8lines）=2,97G
以上，可参考《附录D：屏规格书数据传输格式》与《附录E：V-by-O协议文件截图》。

信号最小单位为bit，1bit的数据长度合成眼图（1UI=0.3367ns=336.7ps），可通过眼图测试得具体信号特性；
以上，可参考《附录F：V-by-O接口输入端眼图》。

附录C：屏规格书单区与双区的驱动方式（每一行）
附录D：屏规格书数据传输格式
附录E：V-by-O协议文件截图
附录F：V-by-O接口输入端眼图——1bit的数据长度合成眼图（1UI=0.3367ns=336.7ps）
附录G：屏规格书V-by-O接口定义
LVDS接口信号驱动原理（1920*1080）
一、时钟与像素点关系
一场：60Hz-16.667ms，1125行（1080行有效）
——刷新像素点：1920*1080个/Vertical
一行：67.5KHz-14.815us，（=60Hz*1125），1100*2点（1920点=960*2点有效）——刷新像素点：1920个/ Horizontal
Clock：74.25MHz-13.468ns，（=67.5KHz*1100）
——刷新像素点：2个/Clock
以上，可参考《附录A：屏规格书信号时序特性》。

二、LVDS信号传输规则
以双八位信号接口为例，每个Clock（奇+偶），LVDS接口有4*2对差分对（双8位）同时传输，每4对差分对负责1Pixels；每个Clock（奇+偶）共传输2Pixels；
每4对差分对同时串行传输7*4 =28bits，每对差分对串行传输7bits（每bit周期1.924ns=13.468ns/7）
以上，可参考《附录B：屏规格书LVDS信号时序》与《附录C：屏规格书数据传输格式》。

通常，LVDS接口的时钟为20MHz到85MHz，因此对于输出像素时钟低于85MHz的信号，只需要一个channel就可以；而对于输出像素时钟高于85MHz的信号，比如1080P/60Hz 的输出，像素显示时钟为148.5MHz，就不能直接用一个channel传输，而是将输出的像素按照顺序分为奇像素和偶像素，将所有的奇像素用一组LVDS传输，所有的偶像素用另外一组LVDS传输。

也就是说，需要两个channel来传输1080P/60Hz的信号。

对于像素显示时钟更高的信号，比如1080P/120Hz显示，则需要4个channel来传输；
以上，可参考《附录D：2 channel、4 channel的像素分配》。

附录C：屏规格书数据传输格式
附录D：2 channel、4 channel的像素分配
附录E：屏规格书LVDS接口定义。