单片机原理与嵌入式设计【ch08】IIC总线接口技术 培训教学课件
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
如果连接到IIC总线的器件具有IIC总线接口，那么用它们可以自动检测起始信号 和终止信号。但是，若连接在IIC总线上的器件是没有IIC总线接口的微控制器， 则在每个SCL时钟周期至少要采样 SDA 线两次，以判断有没有发生电平切换。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 有效数据位。
引脚说明如下。脚，是一个漏极开路结构的引 脚，因此，SCL要求在该引脚与VCC 之间接入上拉电阻。
WP:硬件写保护控制引脚。当它为低电平时，正常读写操作;当它为高电 平时，对 EEPROM内部存储区域提供硬件写保护功能,即只能读不能写。
vcC:电源接正引脚。
IIC总线通过上拉电阻接电源正极。当总线空闲时，两条线均为高电平。连到总线上的 任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA和SCL都是线与关
单总线接口技术原理
IIC总线介绍
每个接到IC总线上的器件都有唯一的地址，这样可以保证在总线上同时存 在多个器件时器件间不会相互干扰。主机与其他器件的数据传送可以由主 机发送数据到其他器件，此时主机为发送器，总线上接收数据的器件为接 收器;也可以由总线上的其他某一器件发送数据到主机,这时主机为接收器， 总线上发送数据的器件为发送器。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 响应。
若主机作为接收器，从机作为发送器，则主机必须通过在接收数据的最后一 个字节后不产生响应，向从机发送器通知数据结束。从机发送器必须释放数 据线;允许主机产生一个终止信号(P)或重复起始信号(Sr)。
IIC总线实现数据存储
AT24C02芯片简介
引脚说明如下。
GND:电源接地引脚。 SDA: IIC总线接口的串行数据I/O口，是一个双向的漏极开路结构的引
脚，容量扩展时可以将多片24系列的SDA引脚直接相连。因此，SDA 要求在该引脚与VCC之间接入上拉电阻。
IIC总线实现数据存储
AT24C02芯片简介
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
通常情况下，主机会在起始信号(S)后的第一个字节发送一个从机地址用于 决定选择哪一个从机。例外的情况是，也可能发送一个“广播呼叫”地址， 用于寻址所有从机，使用这个地址时，理论上所有从机都会发出一个响应， 但是，也可以使从机忽略这个地址，“广播呼叫”地址的第二个字节定义了 要采取的行动。针对“广播呼叫”地址，这里不做过多分析，读者可以查询 相关资料。
单总线接口技术原理
IIC总线通信时序
SDA和 SCL 都是双向线路，IIC总线上的数据信号SDA(或时钟信号SCL)是 由所有连接到该信号线上的IIC器件 SDA信号（或SCL 信号）进行逻辑“与” 产生的，都需要通过一个上拉电阻(通常情况下为4.7kQ2，,通常IIC总线通 信频率为100 kHz时为10 kQ,频率为400 KHz和1MHz时为2kQ)连接到电 源正端,当IIC总线空闲时，这两条线路都是高电平。连接到IIC总线的器件 输出级必须是漏极开路或集电极开路才能执行线与的功能。
单总线接口技术原理
IIC总线通信时序
➢ 同步。
IIC总线的仲裁
当所有的器件计数完毕它们的低电平周期后，SCL线被释放并变成高电平。 在这之后，器件时钟和SCL线的状态没有差别，而且所有器件会开始计数 它们的高电平周期。首先完成高电平周期的器件会再次将 SCL线拉低。
这样，产生的同步时钟的低电平周期由低电平时钟周期最长的器件决定， 而高电平周期由高电平时钟周期最短的器件决定。
单总线接口技术原理
IIC总线I/O模拟
51单片机不具有硬件IIC接口，需采用 端口进行IIC通信时序的模拟。为了保 证数据传输的可靠性，标准的IIC总线 的数据传输有严格的时序要求。采用 51单片机，对IC的各通信协议的模拟 函数设计如下。
单总线接口技术原理
IIC总线I/O模拟
02
IIC总线实现数据存储
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
第一个字节的高7位组成了从机地址，而最低位(LSB)R/W决定了报文的方向， 如图所示。第一个字节的最低位是“0”，表示主机会写信息到被选中的从 机，在后续通信中，主机将作为发送器使用;“1”表示主机会从被选从机中 读取信息，此时，主机作为发送器使用，但在后续通信中,主机将作为接收 器使用。
第八章 单总线接口技术
电子设计系列教材
单片机原理与嵌入式设计
01
IIC总线接口技术原 理
单总线接口技术原理
IIC总线介绍
IIC总线是PHLIPS 公司推出的一种串行总线,是具备多主机系统所需的包括 总线裁决和高低速器件同步功能的高性能串行总线。 IC总线只有两条双向信号线。一条是数据线SDA，另一条是时钟线SCL。 IC总线通信连接图如图所示。
单总线接口技术原理
IIC总线通信时序
如图所示为IIC总线接口电路结构。
单总线接口技术原理
IIC总线通信时序
IIC总线的起始条件和停止条件
在IIC总线协议中，数据传输必须由主机发送的起始信号开始，以主机发送 的停止信号结束,如图所示。当SCL为高电平时，SDA从高电平向低电平切 换，这时表示主机产生起始信号(S);当SCL为高电平时，SDA由低电平向高 电平切换，表示终止信号(P)。
单总线接口技术原理
IIC总线介绍
在多主机系统中，可能同时有几个主机企图启动总线传送数据。为了避免 混乱，IIC总线要通过总线仲裁，以决定由哪一台主机控制总线。IIC 总线 上的仲裁分为两部分:SCL 线的同步和 SDA线的仲裁。SCL线的同步是由于 总线具有线与的逻辑功能,即只要有一个节点发送低电平，总线上就表现为 低电平。当所有的节点都发送高电平时，总线才能表现为高电平。正是由 于线与逻辑功能的原理，当多个节点同时发送时钟信号时，在总线上表现 的是统一的时钟信号。这就是SCL 线的同步原理。
单总线接口技术原理
IIC总线介绍
SDA线的仲裁也是建立在总线具有线与逻辑功能的原理上的。节点在发送1 位数据后，比较总线上所呈现的数据与自己发送的是否一致。是,继续发送; 否，退出竞争。SDA线的仲裁可以保证IC总线系统在多个主节点同时企图 控制总线时通信正常进行并且数据不丢失。IIC总线系统通过仲裁只允许一 个主节点可以继续占据总线。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 响应。
若主机作为发送器，从机作为接收器，则当从机不能响应时（如它正在执行 一些实时函数，已不能接收或发送数据)，从机必须使数据线保持高电平作 为非响应信号，然后主机产生一个终止信号P）终止传输,或者产生重复起始 信号（Sr）开始新的传输。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 响应。
数据传输必须带响应，相关的响应时钟 脉冲由主机产生。在响应的时钟脉冲期 间，发送器释放SDA线(高)，同时接收器 必须将SDA线拉低，使它在这个时钟脉 冲的高电平期间保持稳定的低电平，如 图所示。
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 字节格式。
如果从机要完成一些其他功能（如一个内部中断服务程序）后才能接收或发 送下一个完整的数据字节，则可以使SCL线保持低电平从而迫使主机进入等 待状态;当从机准备好接收或发送下一个数据字节并释放SCL线后，数据的传 输继续。
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
当发送了第一个地址后，系统中的每个器件都在起始条件后将地址字节的高 7位与它自己的地址比较。如果地址完全相同，该器件就被主机选中进行通 信，而从机是接收器还是发射器由R/W位决定。
从机地址由一个固定部分和一个可编程部分构成。由于在一个系统中可能有 几个同样的器件，所以从机地址的可编程部分可使最大数量的相同器件连接 到IC总线上。器件可编程地址位的数量由它可使用的引脚决定。例如，如果 器件有4个固定的和3个可编程的地址位，那么同一条总线上共可以连接8个 相同的器件。
单总线接口技术原理
IIC总线通信时序
IIC总线的起始条件和停止条件
IIC总线在起始信号后被认为处于忙的状态，在终止信号后，IIC总线被认为再次处 于空闲状态。一般情况下起始信号(S）应在终止信号(P)后产生。但也可在起始信号 (S）前不产生终止信号(P)，这样的起始信号称为重复起始信号(Sr)。这样IC总线将 一直处于忙的状态，此时的重复起始信号（Sr）和起始信号(S）在功能上是一样的。
SDA线上每传输一个数据位SCL线上就 产生一个时钟脉冲，且 SDA线上的数据 必须在时钟的高电平周期保持稳定,SDA 线的高或低电平状态只有在SCL线的时 钟信号是低电平时才能改变，如图所示。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 字节格式。
单总线接口技术原理
IIC总线通信时序
➢ 仲裁。
IIC总线的仲裁
主机只能在总线空闲时启动传输。两个或多个主机可能在起始条件的最小 持续时间(tD STA）内产生一个起始条件，结果在总线上产生一个规定的 起始条件。
单总线接口技术原理
IIC总线通信时序
➢ 仲裁。
IIC总线的仲裁
IIC总线的仲裁是在时钟信号为高电平时,根据当前 SDA线的状态来进行的。在仲裁期间,如果有其他 主机已经在 SDA 线上发送一个低电平，则发送高 电平的主机将会发现该时刻SDA线上的信号和自 己发送的信号不一致，此时该主机自动被仲裁为 失去对总线的控制权。图8-9显示了IC总线中两个 主机仲裁过程，当然它也包含更多的内容。
IIC总线实现数据存储
AT24C02芯片简介
引脚说明如下。
A0、A1、A2:芯片地址输入引脚，因此在对不同的地址输入引脚进行组合 之后，连接到同一条总线上的器件最多可达8个。大部分应用中，地址输 入引脚AO、A1和A2直接连到地（逻辑0）或电源正端〈逻辑1)。对于这 些引脚由单片机或其他可编程器件控制的应用，片选地址输入引脚必须在 器件能够继续正常工作之前驱动为逻辑0或逻辑1。
IIC总线实现数据存储
AT24C02芯片简介
AT24CO2是一个2000位串行CMOS工艺的EEPROM，内部含有256个8位字 节。它支持标准的IIC总线接口,擦写次数可达 1 000 000 次、数据保存时间超 过200年。其具有标准的8直插引脚PDIP、表面贴片SOIC、TSSOP和 MSOP 封装。 AT24CO2的PDIP-8封装与引脚分布如图所示。
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
IIC总线地址统一由IIC总线委员会实行分配，其中，两组编号为0000XXX 和 1111XXX的地址已被保留作为特殊用途，如表所示。IIC 总线规定所给 出的这些保留地址，使得IIC总线能与其他规定混合使用，只有那些能够以 这种格式和规定工作的IIC总线兼容器件才允许对这些保留地址进行应答。
单总线接口技术原理
IIC总线通信时序
➢ 同步。
IIC总线的仲裁
所有主机在SCL线上产生它们自己的时钟来传输IC总线上的报文。数据只 在时钟的高电平周期有效。因此,需要一个确定的时钟进行逐位仲裁。
时钟同步通过“线与”连接IIC总线接口到SCL线 来执行。这就是说，SCL线的高到低切换会使器件 开始计数它们的低电平周期，而且一旦器件的时 钟变成低电平，它就会使SCL线保持这种状态，直 到时钟的高电平到来，如图所示。
S无论是主机还是从机，发送到SDA线上的每个字节必须为8位，每次传输可 以发送的字节数量不受限制，每个字节后必须跟一个响应位（由主机接收器 或从机接收器发送)。SDA线上首先传输的是字节数据的最高位MSB，最后 传输的是最低位LSB，如图所示。.
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 有效数据位。
引脚说明如下。脚，是一个漏极开路结构的引 脚，因此，SCL要求在该引脚与VCC 之间接入上拉电阻。
WP:硬件写保护控制引脚。当它为低电平时，正常读写操作;当它为高电 平时，对 EEPROM内部存储区域提供硬件写保护功能,即只能读不能写。
vcC:电源接正引脚。
IIC总线通过上拉电阻接电源正极。当总线空闲时，两条线均为高电平。连到总线上的 任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA和SCL都是线与关
单总线接口技术原理
IIC总线介绍
每个接到IC总线上的器件都有唯一的地址，这样可以保证在总线上同时存 在多个器件时器件间不会相互干扰。主机与其他器件的数据传送可以由主 机发送数据到其他器件，此时主机为发送器，总线上接收数据的器件为接 收器;也可以由总线上的其他某一器件发送数据到主机,这时主机为接收器， 总线上发送数据的器件为发送器。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 响应。
若主机作为接收器，从机作为发送器，则主机必须通过在接收数据的最后一 个字节后不产生响应，向从机发送器通知数据结束。从机发送器必须释放数 据线;允许主机产生一个终止信号(P)或重复起始信号(Sr)。
IIC总线实现数据存储
AT24C02芯片简介
引脚说明如下。
GND:电源接地引脚。 SDA: IIC总线接口的串行数据I/O口，是一个双向的漏极开路结构的引
脚，容量扩展时可以将多片24系列的SDA引脚直接相连。因此，SDA 要求在该引脚与VCC之间接入上拉电阻。
IIC总线实现数据存储
AT24C02芯片简介
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
通常情况下，主机会在起始信号(S)后的第一个字节发送一个从机地址用于 决定选择哪一个从机。例外的情况是，也可能发送一个“广播呼叫”地址， 用于寻址所有从机，使用这个地址时，理论上所有从机都会发出一个响应， 但是，也可以使从机忽略这个地址，“广播呼叫”地址的第二个字节定义了 要采取的行动。针对“广播呼叫”地址，这里不做过多分析，读者可以查询 相关资料。
单总线接口技术原理
IIC总线通信时序
SDA和 SCL 都是双向线路，IIC总线上的数据信号SDA(或时钟信号SCL)是 由所有连接到该信号线上的IIC器件 SDA信号（或SCL 信号）进行逻辑“与” 产生的，都需要通过一个上拉电阻(通常情况下为4.7kQ2，,通常IIC总线通 信频率为100 kHz时为10 kQ,频率为400 KHz和1MHz时为2kQ)连接到电 源正端,当IIC总线空闲时，这两条线路都是高电平。连接到IIC总线的器件 输出级必须是漏极开路或集电极开路才能执行线与的功能。
单总线接口技术原理
IIC总线通信时序
➢ 同步。
IIC总线的仲裁
当所有的器件计数完毕它们的低电平周期后，SCL线被释放并变成高电平。 在这之后，器件时钟和SCL线的状态没有差别，而且所有器件会开始计数 它们的高电平周期。首先完成高电平周期的器件会再次将 SCL线拉低。
这样，产生的同步时钟的低电平周期由低电平时钟周期最长的器件决定， 而高电平周期由高电平时钟周期最短的器件决定。
单总线接口技术原理
IIC总线I/O模拟
51单片机不具有硬件IIC接口，需采用 端口进行IIC通信时序的模拟。为了保 证数据传输的可靠性，标准的IIC总线 的数据传输有严格的时序要求。采用 51单片机，对IC的各通信协议的模拟 函数设计如下。
单总线接口技术原理
IIC总线I/O模拟
02
IIC总线实现数据存储
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
第一个字节的高7位组成了从机地址，而最低位(LSB)R/W决定了报文的方向， 如图所示。第一个字节的最低位是“0”，表示主机会写信息到被选中的从 机，在后续通信中，主机将作为发送器使用;“1”表示主机会从被选从机中 读取信息，此时，主机作为发送器使用，但在后续通信中,主机将作为接收 器使用。
第八章 单总线接口技术
电子设计系列教材
单片机原理与嵌入式设计
01
IIC总线接口技术原 理
单总线接口技术原理
IIC总线介绍
IIC总线是PHLIPS 公司推出的一种串行总线,是具备多主机系统所需的包括 总线裁决和高低速器件同步功能的高性能串行总线。 IC总线只有两条双向信号线。一条是数据线SDA，另一条是时钟线SCL。 IC总线通信连接图如图所示。
单总线接口技术原理
IIC总线通信时序
如图所示为IIC总线接口电路结构。
单总线接口技术原理
IIC总线通信时序
IIC总线的起始条件和停止条件
在IIC总线协议中，数据传输必须由主机发送的起始信号开始，以主机发送 的停止信号结束,如图所示。当SCL为高电平时，SDA从高电平向低电平切 换，这时表示主机产生起始信号(S);当SCL为高电平时，SDA由低电平向高 电平切换，表示终止信号(P)。
单总线接口技术原理
IIC总线介绍
在多主机系统中，可能同时有几个主机企图启动总线传送数据。为了避免 混乱，IIC总线要通过总线仲裁，以决定由哪一台主机控制总线。IIC 总线 上的仲裁分为两部分:SCL 线的同步和 SDA线的仲裁。SCL线的同步是由于 总线具有线与的逻辑功能,即只要有一个节点发送低电平，总线上就表现为 低电平。当所有的节点都发送高电平时，总线才能表现为高电平。正是由 于线与逻辑功能的原理，当多个节点同时发送时钟信号时，在总线上表现 的是统一的时钟信号。这就是SCL 线的同步原理。
单总线接口技术原理
IIC总线介绍
SDA线的仲裁也是建立在总线具有线与逻辑功能的原理上的。节点在发送1 位数据后，比较总线上所呈现的数据与自己发送的是否一致。是,继续发送; 否，退出竞争。SDA线的仲裁可以保证IC总线系统在多个主节点同时企图 控制总线时通信正常进行并且数据不丢失。IIC总线系统通过仲裁只允许一 个主节点可以继续占据总线。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 响应。
若主机作为发送器，从机作为接收器，则当从机不能响应时（如它正在执行 一些实时函数，已不能接收或发送数据)，从机必须使数据线保持高电平作 为非响应信号，然后主机产生一个终止信号P）终止传输,或者产生重复起始 信号（Sr）开始新的传输。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 响应。
数据传输必须带响应，相关的响应时钟 脉冲由主机产生。在响应的时钟脉冲期 间，发送器释放SDA线(高)，同时接收器 必须将SDA线拉低，使它在这个时钟脉 冲的高电平期间保持稳定的低电平，如 图所示。
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 字节格式。
如果从机要完成一些其他功能（如一个内部中断服务程序）后才能接收或发 送下一个完整的数据字节，则可以使SCL线保持低电平从而迫使主机进入等 待状态;当从机准备好接收或发送下一个数据字节并释放SCL线后，数据的传 输继续。
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
当发送了第一个地址后，系统中的每个器件都在起始条件后将地址字节的高 7位与它自己的地址比较。如果地址完全相同，该器件就被主机选中进行通 信，而从机是接收器还是发射器由R/W位决定。
从机地址由一个固定部分和一个可编程部分构成。由于在一个系统中可能有 几个同样的器件，所以从机地址的可编程部分可使最大数量的相同器件连接 到IC总线上。器件可编程地址位的数量由它可使用的引脚决定。例如，如果 器件有4个固定的和3个可编程的地址位，那么同一条总线上共可以连接8个 相同的器件。
单总线接口技术原理
IIC总线通信时序
IIC总线的起始条件和停止条件
IIC总线在起始信号后被认为处于忙的状态，在终止信号后，IIC总线被认为再次处 于空闲状态。一般情况下起始信号(S）应在终止信号(P)后产生。但也可在起始信号 (S）前不产生终止信号(P)，这样的起始信号称为重复起始信号(Sr)。这样IC总线将 一直处于忙的状态，此时的重复起始信号（Sr）和起始信号(S）在功能上是一样的。
SDA线上每传输一个数据位SCL线上就 产生一个时钟脉冲，且 SDA线上的数据 必须在时钟的高电平周期保持稳定,SDA 线的高或低电平状态只有在SCL线的时 钟信号是低电平时才能改变，如图所示。
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输
在起始信号后，主机会向从机发送多个字节数据，该过程的数据传输格式如下。 ➢ 字节格式。
单总线接口技术原理
IIC总线通信时序
➢ 仲裁。
IIC总线的仲裁
主机只能在总线空闲时启动传输。两个或多个主机可能在起始条件的最小 持续时间(tD STA）内产生一个起始条件，结果在总线上产生一个规定的 起始条件。
单总线接口技术原理
IIC总线通信时序
➢ 仲裁。
IIC总线的仲裁
IIC总线的仲裁是在时钟信号为高电平时,根据当前 SDA线的状态来进行的。在仲裁期间,如果有其他 主机已经在 SDA 线上发送一个低电平，则发送高 电平的主机将会发现该时刻SDA线上的信号和自 己发送的信号不一致，此时该主机自动被仲裁为 失去对总线的控制权。图8-9显示了IC总线中两个 主机仲裁过程，当然它也包含更多的内容。
IIC总线实现数据存储
AT24C02芯片简介
引脚说明如下。
A0、A1、A2:芯片地址输入引脚，因此在对不同的地址输入引脚进行组合 之后，连接到同一条总线上的器件最多可达8个。大部分应用中，地址输 入引脚AO、A1和A2直接连到地（逻辑0）或电源正端〈逻辑1)。对于这 些引脚由单片机或其他可编程器件控制的应用，片选地址输入引脚必须在 器件能够继续正常工作之前驱动为逻辑0或逻辑1。
IIC总线实现数据存储
AT24C02芯片简介
AT24CO2是一个2000位串行CMOS工艺的EEPROM，内部含有256个8位字 节。它支持标准的IIC总线接口,擦写次数可达 1 000 000 次、数据保存时间超 过200年。其具有标准的8直插引脚PDIP、表面贴片SOIC、TSSOP和 MSOP 封装。 AT24CO2的PDIP-8封装与引脚分布如图所示。
单总线接口技术原理
IIC总线通信时序
IIC总线的寻址
IIC总线地址统一由IIC总线委员会实行分配，其中，两组编号为0000XXX 和 1111XXX的地址已被保留作为特殊用途，如表所示。IIC 总线规定所给 出的这些保留地址，使得IIC总线能与其他规定混合使用，只有那些能够以 这种格式和规定工作的IIC总线兼容器件才允许对这些保留地址进行应答。
单总线接口技术原理
IIC总线通信时序
➢ 同步。
IIC总线的仲裁
所有主机在SCL线上产生它们自己的时钟来传输IC总线上的报文。数据只 在时钟的高电平周期有效。因此,需要一个确定的时钟进行逐位仲裁。
时钟同步通过“线与”连接IIC总线接口到SCL线 来执行。这就是说，SCL线的高到低切换会使器件 开始计数它们的低电平周期，而且一旦器件的时 钟变成低电平，它就会使SCL线保持这种状态，直 到时钟的高电平到来，如图所示。
S无论是主机还是从机，发送到SDA线上的每个字节必须为8位，每次传输可 以发送的字节数量不受限制，每个字节后必须跟一个响应位（由主机接收器 或从机接收器发送)。SDA线上首先传输的是字节数据的最高位MSB，最后 传输的是最低位LSB，如图所示。.
单总线接口技术原理
IIC总线通信时序
IIC总线的数据传输