CPLD在高速数据采集系统中的应用

CPLD在高速数据采集系统中的应用
是复杂的PLD，专指那些集成规模大于1000门以上的可编程规律器件。

它由与阵列、或阵列、输入缓冲、输出宏单元组成，具有门电路集成度高、可配置为多种输入输出形式、多时钟驱动、内含ROM或FLASH(部分支持在系统编程)、可加密、低、低功耗以及支持混合编程技术等突出特点。

而且CPLD的规律单元功能强大，普通的规律在单元内均可实现，因而其互连关系容易，电路的延时就是单元本身和集总的延时(通常在数纳秒至十数纳秒)，并且可以预测。

所以CPLD比较适合于规律复杂、输入变量多但对触发器的需求量相对较少的规律型系统。

MAX7000系列产品与高速数据采集系统的要求相符，非常适合于高速设计。

由MAX7000系列CPLD设计的高速数据采集系统已经应用在电力系统某精确故障定位系统中。

1 高速数据采集系统的硬件结构
对于普通的高速数据采集系统而言，除了采纳高速的A/D转换器、高速存储器等高速器件之外，还要解决如何高速寻址、如何控制总线规律、如何举行高速存储以及如何便利地与PC机交换数据等问题。

这些问题都是设计一个高速数据采集系统所要共同面向的问题。

兼顾这些个性
问题，笔者设计了一套以精确故障定位为目的的高速数据采集系统。

该系统的硬件框图1所示。

在没有故障发生的时候，输入的模拟量通
过高速AD芯片AD9225(其转换速率可达到25MSPS，辨别率为12位)
转换成数字量，然后通过CPLD构成的数据总线控制器，以高4位和低
8位的形式分离存储在两片横向并联的缓冲RAM 628512(存储时光为
70ns)中。

存储地址由CPLD构成的地址发生器产生，地址发生器产生
的地址范围可由存储器的容量打算。

地址产生器循环计数，数据循环
存储。

此间的运行彻低不需要CPU控制，系统硬件可自动完成高速数
据采集，使硬件的高速性能得到充分运用。

CPU2采纳AD公司的AduC812，它本身就是全集成的高性能12位数据采集系统，内部集成了1个12
位的。

当其检测到输入的模拟量发生了突变时，再经过预定的持续采
第1页共6页。