集成电路工艺制造讲座电子教案

接近式光刻机
扫描投影光刻机
步进式光刻机
步进扫描光刻机
分辨率
• 可接受的可重复的最小特征尺寸 • 由光源波长和光学系统的数值孔径决定 • 分辨率可表示为：
k1是光学系统工艺因子，0.6-0.8 是光源波长 NA是数值孔径
掩模版上的分辨率图形
焦深（DOF）
• 焦点（Focus）：沿透镜中心出现最佳图像 的点
5792
Qualcomm（美） 5603
NEC（日）
5555
Freescale（美） 5349
Micron（美）
4943
Qimonda（欧） 4186
Matsushita（日） 3946
Elpida（日）
3836
Broadcom（美） 3731
Sharp（日）
3584
数据来源：iSuppli
美国7家，日本7家，欧洲4家，亚太2家
离子)
三种刻蚀方式
三种方式的比较
举例
刻蚀速率 选择比 刻蚀形貌
终点控制
化学腐蚀 去胶、RP刻
蚀 高低 很好 各向同性
定时或目检
RIE
物理刻蚀
等离子体图形 氩离子轰击 刻蚀
高，可控
低
适当，可控
很差
各向异性，可 各向异性 控
光学
定时
常用IC材料的应用与腐蚀气体
扩散掺杂
• 最先被采用的半导体掺杂技术 • 是早期集成电路制造中最重要的技术之一，
光刻胶
• 光刻胶是一种感光有机聚合物 • 基于材料的分类：正性光刻胶、负性光
刻胶 • 依据图形最小关键尺寸分类：传统光刻
胶、化学放大（CA）光刻胶、非光学光 刻用特殊光刻胶
正性与负性光刻胶
光刻胶涂布
光刻的基本步骤
匀胶 对准和曝光
显影
硅片清洗 前烘和前处理 光刻胶涂布 匀胶后烘 对准和曝光 曝光后烘 显影 显影后烘 图形检查
同推出了第一颗商用集成电路（双极型模拟电路） 1962 TTL逻辑电路问世（双极型数字电路） 1963 仙童公司推出第一块CMOS集成电路 1964 1英寸硅晶圆出现 1965 Gordon Moore提出Moore’s law（摩尔定律） 1967 专业半导体制造设备供应商—美国应用材料公司成立
第一个晶体管
湿法腐蚀蚀刻剂与硅片表面薄膜发生选择性可控制的反应反应副产物离开硅片表面湿法腐蚀的剖面纯化学性工艺各向同性的侧壁形貌高选择比被干法刻蚀所代替干法刻蚀目前大部分图形刻蚀都采用rie干湿法刻蚀的比较湿法腐蚀干法刻蚀适用范围特征尺寸大于3um特征尺寸小于3um侧壁形貌各向同性各向同性各向异性可控腐蚀速率可控选择比可控设备成本产量高批量处理可控化学品使用量化学物理rie同时利用活性自由基和离子三种刻蚀方式三种方式的比较化学腐蚀rie物理刻蚀举例去胶rp刻等离子体图形刻蚀氩离子轰击刻蚀速率选择比很好适当可控很差刻蚀形貌各向同性各向异性可各向异性终点控制定时或目检光学定时常用ic材料的应用与腐蚀气体扩散掺杂是早期集成电路制造中最重要的技术之一高温炉通称为扩散炉
氧化机理
• 氧化反应始终发生在Si/SiO2的界面处 • 氧化层越厚，氧化速率越低 • 氧扩散穿透已有的氧化层与衬底硅反应需要更多
的时间
氧化工艺设备
• 氧化工艺通常使用氧化炉 • 氧化炉的组成：控制系统，气体传输系统，
工艺炉管/工艺腔，装片系统，排风系统 • 立式氧化炉由于占地面积小、沾污控制好、
1985
Fabrication capital cost per transistor (Moore’s law)
1988 1991 1994 1997 2000 2003 2006 2009
2012
MOS 晶体管
Polysilicon Aluminum
CMOS工艺
现代CMOS工艺
gate-oxide
垫氧层 牺牲氧化层 栅氧化层 阻挡氧化层
厚度 15 - 20 A ~ 200 A ~ 5000 A 3000 - 5000 A 100 - 200 A <1000 A 30 - 120 A 100 - 200 A
应用
注入 扩散 隔离 缓冲氮化硅应力 去除缺陷 栅介质 STI
氧化层电荷与缺陷
K+ Na+
IC器件特征尺寸的极限
• 原子的大小：几A（10-10米） • 需要几个原子组成一个器件 • 最终极限可能接近100A或0.01微米 • 越30个硅原子
集成度的发展
单管成本
cost：
¢-per-transistor
1 0.1
0.01
0.001
0.0001
0.00001
0.000001
0.0000001 1982
硅锭 硅片
硅片抛光
300mm vs 450mm
氧化
二氧化硅的主要特性
• 密度：~ 2.20g/cm3 • 折射率：~1.46 （@550nm波长） • 电阻率：与制备方法、杂质含量有关。高
温干氧 >1016Ωcm • 介电强度：106 ～107 V/cm 102 ~103 V/um • 介电常数：3.9
氧化前硅片清洗
• 颗粒 • 有机残留 • 无机残留 • 自然氧化层
未清洗干净的硅表面 生长的二氧化硅
光刻工艺
• 将掩模版上的几何图形转移到覆盖在半导 体硅片表面的对光辐照敏感的光致抗蚀剂 （光刻胶）上去的工艺过程。
• 这些图形确定离子注入区域、刻蚀窗口
掩模版
涂胶硅片
光源 （光刻机）
光学系统 （光刻机）
Na+ Na+ K+
-
-
-
SiO2
-
-
-
-
-
++
SiOx + x
x
x+
+ ++ + xx
+ + x
+ + xx
Si
可动电荷： Qm， Nm
氧化层陷阱电荷： Qot， Not （oxide trap） 氧化层陷阱电荷： Qot， Not （hole trap） 固定电荷 ： Qf， Nf 界面陷阱电荷： Qit， Nit 界面陷阱密度： Dit
光源波长范围
光刻技术的发展趋势
干法刻蚀
腐蚀的定义
• 通俗的讲就是去除某种薄膜，采用化学的， 物理的或者两者结合的方法选择性腐蚀将 IC设计的图象通过光刻胶转移到硅片表面 层的薄膜上去 ，把不需要的薄膜去除。
• 湿法腐蚀、干法刻蚀 • 各向同性、各向异性 • 选择性腐蚀、整片腐蚀
腐蚀步骤
• 光刻
• 刻蚀
• 去胶
各向同性
特征尺寸> 3um 湿法腐蚀 干法刻蚀
各向异性
特征尺寸< 1 um 干法刻蚀
湿法腐蚀
• 化学溶液溶解硅片表面的薄膜材料 • 刻蚀后产品是气体，液体或是可溶解在腐
蚀溶液中的物质 • 三个基本步骤：腐蚀，清洗，干燥。
湿法腐蚀
1 反应物输送到硅片表面 2 蚀刻剂与硅片表面薄膜发生选择性可控制
涂胶显影轨道
光刻曝光
光刻设备
• 接触式光刻机（线宽 5um，1x掩模版） • 接近式光刻机（线宽2-4um，1x掩模版） • 扫描投影光刻机（线宽 1um，1x掩模版） • 步进式光刻机（线宽 0.25um，4x或5x掩
模版） • 步进扫描光刻机（线宽 0.25um，4x掩模
版）
接触式光刻机
7 Renesas日）
8 Sony（日）
9 NXP（欧）
10 Infineon（欧）
销售额 百万美元
33973 20137 12590 12172 9991 9614 8137 8040 6038 5864
排名
11 12 13 14 15 16 17 18 19 20
厂商
销售额 百万美元
AMD（美）
维护费用低等优点广泛使用 • 精确的温度控制及温度均匀性对氧化工艺
的成败至关重要
卧式氧化炉
立式氧化炉
干氧氧化
• 反应方程式： Si + O2 → SiO2
• 氧化膜质量最好 • 应用：栅介质、氧化的起始阶段 • 缺点：氧化速率慢，难以形成厚膜。
湿氧（水蒸汽） 氧化
• 反应方程式： Si + 2H2O SiO2 + 2H2
• 在高温时，H2O 解离为H+和 H-O• 与O2相比，H-O-在 SiO2中扩散更快 • 湿氧氧化的速率比干氧氧化快得多
掺杂（HCl）氧化
• HCl用于降低可动离子沾污 • 广泛应用于栅氧工艺 • 改善硅/二氧化硅界面特性 • 生长速率可提高1~5%
氧化层的应用
氧化层名称 自然氧化层 屏蔽氧化层 掩蔽氧化层 场氧与 LOCOS
专业 EDA工具开发商Cadence公司成立.
12英寸硅晶圆出现 中芯国际IC制造公司（SMIC）在中国大陆成立 Intel建成首个12英寸生产线
2007年全球半导体厂商 Top 20
排
厂商
名
1 Intel（美）
2 Samsung（韩）
3 Toshiba（日）
4 TI（美）
5 ST（欧）
6 Hynix（韩）
• 实现社会信息化的网络及其关键部件不管 是各种计算机和/或通讯机，它们的基础 都是微电子。
集成电路的作用
• 小型化 • 价格急剧下降 • 功耗降低 • 故障率降低
半导体产业发展历史
1947 第一只晶体管问世 1957 Fairchild Semiconductors 公司成立（仙童－飞索） 1958 第一块集成电路问世 1961 仙童（半导体工艺）和德州仪器公司（电路形式）共
• 焦深（Depth of Focus）：成像时可得到持 续清晰图像（好的分辨率）的焦距范围， 焦深应穿越光刻胶层上下表面
焦点与焦深
焦深可表示为：
焦深问题举例
光刻光源
光学光源 • 可见光(Visible) • 近紫外光(Near Ultra-Violet， NUV) • 中紫外光(Mid UV， MUV) • 深紫外光(Deep UV， DUV) • 真空紫外光(Vacuum UV， VUV) • 极短紫外光(Extreme UV， EUV) • X-光(X-Ray ) 非光学光源 • 高能电子束(25 ~ 100keV) • 低能电子束( ~ 100eV) • 镓离子(Ga+)聚焦离子束(10 ~ 100keV)
高温炉通称为“扩散炉”。 • 需在高温炉中进行 • 需使用二氧化硅作掩膜 • 无法独立控制结深和浓度 • 各向同性 • 杂质剂量控制精度较差
1300Liter Turbo
SAA Upper Chamber
Rough Ceramic
Parts
Fast Cooldown Chamber
多腔体设备
E-DTCU & Universal
Dome
VHP+ Dual Arm Robot
集成电路工艺制造
微电子：信息社会发展的基石
• 自然界和人类社会的一切活动都在产生信 息。信息是客观事物状态和运动特征的一 种普遍形式，是人类社会、经济活动的重 要资源。
• 社会的各个部分通过网络系统连接成一个 整体，由高速大容量光线和通讯卫星群以 光速和宽频带地传送信息，从而使社会信 息化、网络化和数字化。
Tungsten n+
p-well
p-epi p+
TiSi2
AlCu SiO2
poly
n-well
SiO2 p+
双阱沟槽隔离CMOS工艺
Intel Pentium IV
电路/版图设计
集成电路设计版图
光刻掩膜版制造
掩模版（光刻版）
• 包含了要在晶圆硅片上重复生成的图形 的石英版 • 一套掩模版包含几十个工艺层的一个或 多个管芯的图形 • 布局、尺标记与容差等应服从设计规则 及光刻工艺设备的要求
的反应 3 反应副产物离开硅片表面
湿法腐蚀的剖面
• 纯化学性工艺，各向同性的侧壁形貌，高 选择比
• 不能使用在特征尺寸小于3um的工艺上 • 被干法刻蚀所代替
法刻蚀
• 主要为等离子体刻蚀 • 等离子体中含有高活性自由基和离子 • 自由基具有强烈的氧化性 • 离子具有一定的动能 • 仅利用活性自由基的纯化学刻蚀：PE • 同时进行化学和物理反应：RIE • 目前大部分图形刻蚀都采用RIE
Bell Labs 1948年
双极逻辑电路 1960年代
ECL 3输入门 Motorola 1966年
Moore定律
1965年4月，Gorden Moore
• IC能力随时间按指数规律增长 – 特征尺寸与集成度 – 性能与功能 • 代的定义为4倍能力， 2年/代至3年/代。来自于： – 特征尺寸：0.7x，意味集成度x2。 – 速度：2x • 芯片尺寸：1.5x，意味单芯片面积x2 • 成本：单位功能成本0.7x/年 • 单位面积成本大致不变：~$4/cm2
摩尔定律
芯片成本下降
单个芯片成本下降
圆片尺寸增大
特征尺寸与晶圆
特征尺寸和技术节点
特征尺寸越来越小
半导体产业发展历史
1968 1973 1979 1985 1987
1988
1996 2000 2002
Intel成立； NEC制作出日本第一颗IC 商用的BiCMOS技术开发成功 5英寸的硅晶圆出现 8英寸硅晶圆开始使用； 台湾台积电开创专业 IC制造代工模式
干湿法刻蚀的比较
适用范围 侧壁形貌
湿法腐蚀 特征尺寸大于3um
各向同性
腐蚀速率 选择比 设备成本 产量 化学品使用量
高 高 低 高（批量处理） 高
干法刻蚀 特征尺寸小于3um 各向同性各向异性，
可控 可控 可控 高 可控
低
干法刻蚀的三种方式
• 化学(PE，利用活性自由基) • 物理(IBE，利用赋能离子) • 化学＋物理(RIE，同时利用活性自由基和
掩模版：Mask/Reticle
IC制造过程
圆片制造工艺流程
为什么采用硅材料？
• 历史的选择 • 储量丰富，便宜， 取之不尽，用之不竭 • 二氧化硅性质非常稳定，绝缘性能极好，
且很容易通过热过程生长 • 禁带宽度大，工作温度范围宽 • 电学和机械性能优异
单晶硅生长
从砂子到硅片
硅锭切片