SAR ADC PCB布局布线：参考路径

SAR ADC PCB布局布线：参考路径
在设计一个高性能数据采集系统时，勤奋的工程师认真挑选一款高精度，以及调整所需的其他组件。

在几个星期的设计工作之后，执行并优化电路原理图，为了赶工期，设计人员快速地将电路板布局布线组合在一起。

一个星期之后，第一个原型电路板被测试。

出乎预料，电路板性能与预期的不一样。

这种情景在你身上发生过吗?
最优布局布线对于使ADC达到预期的性能非常重要。

当设计包含混合信号器件的电路时，你应当始终从良好的接地支配入手，并且用法最佳组件放置位置和信号路由走线将设计分为模拟、数字和电源部分。

参考路径是ADC布局布线中最关键的，这是由于全部转换都是基准的一个函数。

在传统逐次靠近寄存器 (SAR) ADC架构中，参考路径也是最敏感的，其缘由是基准引脚上会有一个到基准源的动态负载。

因为基准电压在每次转换期间被数次采样，高瞬变浮现在这个终端上，其中的ADC内部器阵列在这个位置位时被开启和充电。

基准电压在每个转换时钟周期内必需保持稳定，并且稳定至所需的N位辨别率，否则的话会浮现线性误差和丢码错误。

图1显示典型12位SAR ADC基准终端上的转换阶段期间的电流瞬变。

图1.12位SAR ADC基准引脚上的电流瞬变
因为这些动态电流，需要用法高质量旁路 (CREF) 对基准引脚举行去耦合操作。

此旁路电容器被用作一个电荷存储器，在这些高频瞬变电流期间提供瞬时充电。

你应当将基准旁路电容器放置在尽量逼近基准引脚的位置上，并用法较短的低衔接将他们衔接在一起。

图2 显示了针对ADS7851，14位双ADC(具有两个自立电压基准)的电路板布局布线示例。

图2.具有两个自立内部电压基准的双ADC布局布线示例
在这个四层PCB电路板示例中，设计人员用法了一个位于器件正下方的结实接地平面，并且将电路板划分为模拟和数字部分，以使敏感输入和基准信号远离噪声源。

他用10μF，X7R级，尺寸0805的陶瓷电容器(CREF-x) 来旁路REFOUT-A和REFOUT-B基准输出，以实现最优性能，并且将他们衔接至用法小型0.1 ?串联的器件上，以保持总体低阻抗和高频时的恒定阻抗。

他还用法宽迹线来削减电感。

我剧烈建议把CREF与ADC放置在同一层上。

你还应当避开在基准引脚和旁路电容器之间放置导孔。

ADS7851的每一个基准接地引脚都具有一个单独的接地衔接，而每个旁路电容器都有单独到接地路径的电感衔接。

假如你正在用法需要一个外部基准源的ADC，你应当尽量削减参考信号路径中的电感-这个路径的起点为基准缓冲器输出到旁路电容器，直到ADC基准输入。

图3显示了用法外部基准和缓冲器的一个18位，SAR，ADCADS8881的布局布线示例。

通过将电容器放置在引脚的0.1英寸范围以内，并且将其与宽度为20密耳的迹线和多个尺寸为15密耳的接地导孔相连，设计人员将基准电容器和REF引脚之间的电感保持在少于2nH的水平上。

我推举用法一个额定电压起码为10V的单个、10uF，X7R级，尺寸0805的陶瓷电容器。

基准缓冲器电路到REF引脚的迹线长度被保持尽可能的短，以确保迅速稳定响应。

REF引脚的正确去耦合对于实现最优性能非常关键。

此外，在参考路径中保持低电感衔接使得基准驱动电路在转换期间保持稳定，使你向获得所需的效果又迈进了一步。

图3.具有一个外部基准和缓冲的ADC布局布线示例
假如想深化讨论这一话题，请查看ADS8881和ADS7851数据表中的布局布线指南。