微处理器结构及基本工作原理(3)

微处 理器
存
00000H
储
器
代码段
存储
数据段
器接 口电
堆栈段
路
附加段
代码段1
FFFFFH
第五页，编辑于星期六：八点 三十八分。
2.2 8086CPU内部结构框架
通 用 寄 存 器
16
TMP TMP
16 16 ALU
标志寄存器 FR
控制单元
EU
20
地址产 生器
CS ES
16
SS
DS
16 IP
通信寄
总线 控制
为1的符号
OV DN EI NG ZR AC PE CY
为0的符号
NV UP DI PL NZ NA PO NC
第十六页，编辑于星期六：八点 三十八分。
无符号数相加
211 105 + 316 有符号数相加
- 45 + 105 + + 60
11010011 + 01101001
11 11
00111100
1238FH
最大的偏移地址2233FH-12340H=0FFFFH
物理地址的形成：段基址左移4位 （二进制）+ 偏移地址。
2233FH 第二十页，编辑于星期六：八点 三十八分。
2.4 寄存器－段寄存器
逻辑地址—— 段基址：偏移地址
左图中1238FH的逻辑地址为： 1234H：004FH
逻辑地址的特点：不唯一
物理地址的形成
第一页，编辑于星期六：八点 三十八分。
1.8086/8088 CPU主要性能
字长 ：16位/准16位
时钟频率：5MHz 数据总线、地址总线复用 内存容量 ：20位地址总线，1MB存储空间 端口地址：16位I/O地址总线，64KB个端口 中断功能：内部软件中断，外部硬件中断，
可管理256个中断源 两种工作模式 ：支持单片CPU或多片CPU
CPU利用率高，计算速度快。
两部分的动作管理遵循以下原则。
1.每当8086的指令队列中有2个空字节，BIU就会自动把指令 取到指令队列中； 2.同时EU从指令队列中取出一条指令并分析、执行指令； 3.当指令队列已满而EU对BIU又无总线访问请求时，BIU进入
空闲状态；
4.在执行转移、调用和返回指令时，指令队列中原有内容被自
• 三态 — 是指引脚除了能正常的输入或输出高、低电平
之外，还能输出高阻状态 。
第二十六页，编辑于星期六：八点 三十八分。
第二十七页，编辑于星期六：八点 三十八分。
8086/8088微处理器引脚及功能
(1)AD15~AD0
分时复用的地址/数据总线。 T1周期传送地址，三态输出； T2～T4周期传送数据，双向三态 输入/输出。
动清除。
第九页，编辑于星期六：八点 三十八分。
2.3 8088CPU内部结构框架
指令队列长度仅有4个字节，队列中出现1个
空闲字节，BIU就会自动访问存储器，取新的
指令。 BIU通过总线控制电路与外部交换数据的数据
总线宽度是8位，总线控制电路与专用寄存器 之间的数据总线宽度也是8位。
第十页，编辑于星期六：八点 三十八分。
11010011 + 01101001
11 11
00111100
第十七页，编辑于星期六：八点 三十八分。
2.4 寄存器－段寄存器
8086微处理器的地 址总线为20根，则 其寻址空间为：
220 =1MB
00000H
FFFFFH
0 0 0 A00 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
2.4 寄存器－标志寄存器FR
15
状态
标志位
控制位
87
0
OF DF IF TF SF ZF
AF
PF
CF
CF—进位标志,CF=1,有进(借)位(算术）。 PF—奇偶标志，含1个数为偶数，PF=1。 AF—辅助进位位， D3向D4有进借位，AF=1。 OF—溢出标志，OF=CF + CD。OF=1，有溢出。 SF—符号标志，SF=1，D7（D15）=1。
当前代码段
12300H
IP 0:007H
12307H
第二十五页，编辑于星期六：八点 三十八分。
3 8086/8088CPU的外部特性
最大模式：有多个微处理器
最小模式：仅有8086一个微处理器
• 有效电平 — 指引脚起作用时的逻辑电平。有些信号
是低电平有效，也称作负逻辑，有些信号是高电平有 效，也称作正逻辑。
8086微处理器
1
40
2
AD14
3 4
AD13
5 AD12
39 AD15 38 A16/S3 37 A17/S4 36
6
7
8
9 10
11
12
13 14 15
16
17
AD11
AD10
A18/S5 A19/S6
AD9
AD8
AD7
AD6 HOLD( RQ/GT0)
十六进制数 0H
1H 2H 3H
4H
5H
6H A 0
7H 8H 9H
A1 A2
AH A 3
BH
CH
DH
EH
FH
DB 0H
地址 译码 电路
FH
第十八页，编辑于星期六：八点 三十八分。
2.4 寄存器－段寄存器
矛盾：外部地址总线为20根，内部能够提供的数据为16位。
因为16位地址最多可以访问64K的存储空 间，所以每个分段的最大空间为64K。
逻辑段1
12340H
偏移地址
25600H
逻辑段1
00037H
同一个存储单元
25637H
1238FH
逻辑段2
25630H 00007H
2233FH 第二十一页，编辑于星期六：八点 三十八分。
逻辑地址的来源
第二十二页，编辑于星期六：八点 三十八分。
2.4 寄存器－段寄存器
功能段：按存放数据所起到的功能不
2.3 8088CPU内部结构框架
第十一页，编辑于星期六：八点 三十八分。
2.4 寄存器－通用寄存器
15 8 7 0
AX AH AL
BX BH BL CX CH CL DX DH DL
SI
DI SP
BP
四个16位通用寄存器、两个变址寄 存器、两个指针寄存器。
AX：累加器（Accumulator） BX：基址寄存器（Base Index） CX：计数寄存器（Count Index） DX：数据寄存器（Data Index） SI：源变址寄存器（Source Index） DI：目标寄存器（Destination Index） SP：堆栈指针（Stack Pointer） BP：基址指针（Base Pointer）
28 27
DT/R( S1) DEN( S0) ALE( QS0) INTA( QS1)
26 25
24
23
19
TEST 22
20
21
第二十八页，编辑于星期六：八点 三十八分。
(3)Vcc(电源)、GND(地)
8086微处理器只需要单一的
+5V电源，由Vcc输入，GND为接 地端。
(4)17根控制信号线。
第二章 8086/8088微处理器及其结构
重点 ： 8086CPU的组成及
8086/8088内部结构 各部分的作用，8086存储器
的分段、物理地址的形成 ，
存储器结构
8086工作时序，堆栈的概念
8086/8088CPU引脚及功能
8086/8088系统配置
难点：8086工作时序、
8086/8088CPU内部时序
存器
逻辑
8 指令队列缓冲 BIU
器 第六页，编辑于星期六：八点 三十八分。
2.2 8086CPU内部结构框架
通 用 寄 存 器
16
TMP TMP
16 16 ALU
标志寄存器FR
控制单元
EU
执行部件EU的20作用：负责
执行地址指产令、形成有效地址EA。
EU 生包器括四部分：
运算器＝CEASSLU+TE1M6P
2.4 寄存器－控制寄存器
➢ 指令指针寄存器IP：16位的寄存器，存放BIU要 取的下一条指令的偏移地址。
➢ 标致寄存器FR：FR中的含6个状态标志位，3个控制 标志位。状态标志位用来反映EU执行算术运算和逻 辑运算以后的结果特征；控制标志位用来控制微处 理器的工作方式或工作状态。
第十四页，编辑于星期六：八点 三十八分。
2.4 寄存器－段寄存器
段基址：段起始地址高十六位（二 进制）组成的地址编码。
右图所示段的段基址为：1234H
偏移地址：物理地址与所在段起始 地址的差，也叫有效地址。
逻辑段1
12340H
偏移地址
右图中1238FH的偏移地址为： 0004FH
偏移地址的特点：高四位（二进制） 永远为0，因此仅取其低十六位。
(2)A19/S6~A16/S3
分时复用的地址/状态线。
S5=1，则IF=1； S6恒为0
8086微处理器
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
339Βιβλιοθήκη 3210 1112
13 14
15
16
17 18
HOLD( HLDA(
RQ/GT0) RQ/GT1)
31 30
29
WR( LCCK) M/IO( S2)
1M的存储空间能够被分为的段数为：16
00000H
段起 始地
址
逻辑段1
物理地址：存储器中实实在在存在的一个 存储单元的编号，也叫实际地址。
段起始地址：分段的第一个物理地址。
逻辑段2
段起始地址的特点：低四位为0。
逻辑段3
12340H 12000H 00000H 23560H FFFF0H
FFFFFH 第十九页，编辑于星期六：八点 三十八分。
系统工作
第二页，编辑于星期六：八点 三十八分。
8086/8088CPU性能指标
8086：是INTEL系列16位微处理器，采用HMOS（高密 度金属氧化物半导体）技术，集成度为29000个管／片。
数据总线：16位 地址总线：20位，可直接寻址的地址空间为
1M字节。
8088：准16位机，CPU内部数据总路线为16位，外部8 位，20位地址总线，推出8088的目的是为了向下兼容以
前的8位微型机。
第三页，编辑于星期六：八点 三十八分。
2. 8086/8088内部结构
8086CPU结构框图及分析
内
指令执行单元EU
部
总线接口单元BIU
结
8088CPU的指令流水线
构
8086CPU内部寄存器
通用寄存器 段寄存器 标志寄存器 指令指针寄存器
第四页，编辑于星期六：八点 三十八分。
2.1 8086CPU工作方式
第二十四页，编辑于星期六：八点 三十八分。
2.4 寄存器－指令指针IP
指令指针寄存器IP存储的是当前 预取指令的存储地址。
对于8086，BIU从存储器中取过 一次指令后，IP自动加2，指向下 一个预取指令。
对于8088，BIU从存储器中取过 一次指令后，IP自动加1，指向下
一个预取指令。
程序员不能对IP进行存取操作， 程序中的转移指令、返回指令及 中断指令能对IP进行操作 。
ZF—零标志，ZF=1，结果为零。
IF—中断允许标志，IF=1，允许CPU响应
外设通过可屏蔽中断请求线提出的中断
DF —方向标志，串，DF=1，减址 TF—跟踪标志，TF=1，CPU进入单步运行状态。
第十五页，编辑于星期六：八点 三十八分。
标志寄存器中的状态标志的状态表示符号
标志
OF DF IF SF ZF AF PF CF
地址产生器
TMP TMP
16 1指6 令指A针LU寄存器
总线标志控寄制存逻器F辑R 控制单元
EU
20
地址产 生器
CS ES
16
SS
DS
16 IP
通信寄存 器
总线 控制 逻辑
8
指令队列缓冲器 BIU
第八页，编辑于星期六：八点 三十八分。
微处理器结构分析
总线利用率高。
串行结构：取指令[－>取操作数]－>执行指令－>存放结果
代码段1
附 加
1
段
1
第二十三页，编辑于星期六：八点 三十八分。
2.4 寄存器－段寄存器
代码段寄存器CS：指向当前的
代码段，指令由此段取出。
数据段寄存器DS：指向当前的
数据段，通常用来存放程序变量。
堆栈段寄存器SS：指向当前的堆 栈段，堆栈操作所需的就是该段存
储单元的内容。
附加段寄存器ES：指向当前的附 加段，通常也用来存储数据。
同又可以分为代码段、数据段、堆栈段 和附加段。
代码段
代码段：存放等待执行的指令代码。
数据段：存放指令中所需要的操作数。
堆栈段：一段特殊的数据存取区域。
附加段：通常也用来存放操作数。
在程序量很大的情况下可以开辟
多个代码段。同理，其它逻辑段也 可以进行扩展。
各个逻辑段可以重叠。
数据段
堆栈段
附加段
数
据 段
SS
通1用6 寄存DIP器S
通信寄存
标志寄存器器
总线 控制 逻辑
控8 制单元
指令队列缓冲器 BIU
第七页，编辑于星期六：八点 三十八分。
2.2 8086CPU内部结构框架
预取指总通 用令线、接形口成部实件际B地IU址的PA作、用是 输入输寄出数据。BIU主要由五部 分组成存 器：
指令队列缓冲器
16
第十二页，编辑于星期六：八点 三十八分。
在某些指令中 规定了某些通 用寄存器的专 门用法， 这样 可以缩短指令 代码长度；或 使这些寄存器 的使用具有隐 含的性质， 以 简化指令的书 写形式（即在 指令中不必写 出使用的寄存 器名称）。 通 用寄存器的隐 含用法如左表 所示。
第十三页，编辑于星期六：八点 三十八分。