计算机组成原理习题答案3解析
计算机组成原理(第三版)课后答案解析
计算机是一种能自动地、高速地对各种数字化信息进行运算处理的电子设备。
1．2冯诺依曼计算机体系结构的基本思想是存储程序，也就是将用指令序列描述的解题程序与原始数据一起存储到计算机中。
计算机只要一启动，就能自动地取出一条条指令并执行之，直至程序执行完毕，得到计算结果为止。
按此思想设计的计算机硬件系统包含：运算器、控制器、存储器、输入设备和输出设备。
各部分的作用见教材：P10—P121．3计算机的发展经历了四代。
第一代：见教材P1第二代：见教材P2第三代：见教材P2第四代：见教材P21．4系统软件定义见教材：P12—13，应用软件定义见教材：P121．5见教材：P14—151．6见教材：P111．7见教材：P6—81．8硬件定义见教材：P9软件定义见教材：P12固件定义见教材：P131．91）听觉、文字、图像、音频、视频2）图像、声音、压缩、解压、DSP1．10处理程度按从易到难是：文本→图形→图像→音频→视频27/64=00011011/01000000=0.0110110=0.11011×2-1规格化浮点表示为：[27/64]原＝101，011011000[27/64]反＝110，011011000[27/64]补＝111，011011000同理：--27/64=--0.11011×2-1规格化浮点表示为：[27/64]原＝101，111011000[27/64]反＝110，100100111[27/64]补＝111，1001010002．3 模为：29=10000000002．4 不对，8421码是十进制的编码2．5浮点数的正负看尾数的符号位是1还是0浮点数能表示的数值范围取决于阶码的大小。
浮点数数值的精确度取决于尾数的长度。
2．61）不一定有N1>N2 2）正确2．7 最大的正数：0111 01111111 十进制数：（1－2－7）×27最小的正数：1001 00000001 十进制数：2－7×2－7最大的负数：1001 11111111 十进制数：--2－7×2－7最小的负数：0111 10000001 十进制数：--（1－2－7）×272．81）[x]补=00.1101 [y]补=11.0010[x+y]补＝[x]补+[y]补=11.1111无溢出x+y= －0.0001[x]补=00.1101 [--y]补=00.1110[x－y]补＝[x]补+[--y]补=01.1011 正向溢出2）[x]补=11.0101 [y]补=00.1111[x+y]补＝[x]补+[y]补=00.0100 无溢出x+y= 0.0100[x]补=11.0101 [--y]补=11.0001[x－y]补＝[x]补+[--y]补=10.0110 负向溢出3) [x]补=11.0001 [y]补=11.0100[x+y]补＝[x]补+[y]补=10.0101 负向溢出[x]补=11.0001 [--y]补=00.1100[x－y]补＝[x]补+[--y]补=11.1101 无溢出X－y=－0.00112．91）原码一位乘法 |x|=00.1111 |y|=0.1110部分积乘数 y n00.0000 0.1110+00.000000.0000→00.00000 0.111+00.111100.11110→00.011110 0.11+00.111101.011010→00.1011010 0.1+00.111101.1010010→00.11010010P f=x f⊕y f=1 |p|=|x|×|y|=0.11010010所以[x×y]原=1.11010010补码一位乘法 [x]补=11.0001 [y]补=0.1110 [--x]补=11.0001 部分积 y n y n+100.0000 0.11100→00.00000 0.1110+00.111100.11110→00.011110 0.111→00.0011110 0.11→00.00011110 0.1+11.000111.00101110[x×y]补=11.001011102）原码一位乘法 |x|=00.110 |y|=0.010部分积乘数 y n00.000 0.010+00.00000.000→00.0000 0.01+00.11000.1100→00.01100 0.0+00.00000.01100 0→00.001100P f=x f⊕y f=0 |p|=|x|×|y|=0.001100所以[x×y]原=0.001100补码一位乘法 [x]补=11.010 [y]补=1.110 [--x]补=00.110部分积 y n y n+100.000 1.1100→00.0000 1.110+00.11000.1100→00.01100 1.11→00.001100 1.1所以[x×y]补=0.0011002．101）原码两位乘法 |x|=000.1011 |y|=00.0001 2|x|=001.0110部分积乘数 c000.0000 00.00010+000.1011000.1011→000.001011 0.000→000.00001011 00.0P f=x f⊕y f=1 |p|=|x|×|y|=0.00001011所以[x×y]原=1.00001011补码两位乘法 [x]补=000.1011 [y]补=11.1111 [--x]补=111.0101部分积乘数 y n+1000.0000 11.11110+111.0101111.0101→111.110101 11.111→111.11110101 11.1所以[x×y]补=111.11110101 x×y=--0.000010112）原码两位乘法 |x|=000.101 |y|=0.111 2|x|=001.010 [--|x| ]补=111.011 部分积乘数 c000.000 0.1110+111.011111.011→111.11011 0.11+001.010001.00011→000.100011P f=x⊕y f=0 |p|=|x|×|y|=0.100011所以[x×y]原=0.100011补码两位乘法 [x]补=111.011 [y]补=1.001 [--x]补=000.101 2[--x]补=001.010 部分积乘数 y n+1000.000 1.0010+111.011111.011→111.111011 1.00+001.010001.00011→000.100011所以[x×y]补=0.1000112.111) 原码不恢复余数法 |x|=00.1010 |y|=00.1101 [--|y| ]补=11.0011部分积商数00.1010+11.00111101101 0←11.1010+00.110100.0111 0.1←00.1110+11.001100.0001 0.11←00.0010+11.001111.0101 0.110←01.1010+00.110111.0111 0.1100+00.110100.0100所以[x/y]原=0.1100 余数[r]原=0.0100×2—4补码不恢复余数法 [x]补=00.1010 [y]补=00.1101 [--y]补=11.0011 部分积商数00.1010+11.001111.1101 0←11.1010+00.110100.0111 0.1←00.1110+11.001100.0001 0.11←00.0010+11.001111.0101 0.110←10.1010+00.110111.0111 0.1100+00.110100.0100所以[x/y]补=0.1100 余数[r]补=0.0100×2—42）原码不恢复余数法 |x|=00.101 |y|=00.110 [--|y| ]补=11.010 部分积商数00.101+11.01011.111 0←11.110+00.11000.100 0.1←01.000+11.01000.010 0.11←00.100+11.01011.110 0.110+00.11000. 100所以[x/y]原=1.110 余数[r]原=1.100×2—3补码不恢复余数法 [x]补=11.011 [y]补=00.110 [--y]补=11.010 部分积商数11.011+00.11000.001 1←00.010+11.01011.100 1.0←11.000+00.11011.110 1.00←11.100+00.11000.010 1.001+11.01011.100所以[x/y]补=1.001+2—3=1.010 余数[r]补=1.100×2—32．121）[x]补=21101×00.100100 [y]补=21110×11.100110小阶向大阶看齐： [x]补=21110×00.010010求和：[x+y]补=21110×（00.010010＋11.100110）＝21110×11.111000 [x-y]补=21110×（00.010010＋00.011010）＝21110×00.101100 规格化：[x+y]补=21011×11.000000 浮点表示：1011，11.000000规格化：[x-y]补=21110×00.101100 浮点表示：1110，0.101100 2）[x]补=20101×11.011110 [y]补=20100×00.010110小阶向大阶看齐：[y]补=20101×00.001011求和：[x+y]补=20101×（11.011110＋00.001011）＝20101×11.101001 [x-y]补=20101×（11.011110＋11.110101）＝20101×00.010011 规格化：[x+y]补=21010×11.010010 浮点表示：1010，11. 010010规格化：[x-y]补=21010×00.100110 浮点表示：1010，00.1001102．13见教材：P702．141）1.0001011×262）0.110111*×2-62．151）串行进位方式C1=G1+P1C0 G1=A1B1， P1=A1⊕B1C2=G2+P2C1 G2=A2B2， P2=A2⊕B2C3=G3+P3C2 G3=A3B3， P3=A3⊕B3C4=G4+P4C3 G4=A4B4， P4=A4⊕B42)并行进位方式C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4= G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C02．16参考教材P62 32位两重进位方式的ALU和32位三重进位方式的ALU 2．17n“1” “1”3.1见教材：P79 3．2 见教材：P833．3与SRAM 相比，DRAM 在电路组成上有以下不同之处：1） 地址线的引脚一般只有一半，因此，增加了两根控制线RAS 、CAS ，分别控制接受行地址和列地址。
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
《计算机组成原理》课后题答案_清华大学出版_秦磊华_吴非··
1、l 解释下列名词摩尔定律:对集成电路上可容纳的晶体管数目、性能与价格等发展趋势的预测,其主要内容就是:成集电路上可容纳的晶体管数量每18个月翻一番,性能将提高一倍,而其价格将降低一半。
主存: 计算机中存放正在运行的程序与数据的存储器,为计算机的主要工作存储器,可随机存取。
控制器:计算机的指挥中心,它使计算机各部件自动协调地工作。
时钟周期:时钟周期就是时钟频率的倒数,也称为节拍周期或T周期,就是处理操作最基本的时间单位。
多核处理器:多核处理器就是指在一枚处理器中集成两个或多个完整的计算引擎(内核)。
字长:运算器一次运算处理的二进制位数。
存储容量: 存储器中可存二进制信息的总量。
CPI:指执行每条指令所需要的平均时钟周期数。
MIPS:用每秒钟执行完成的指令数量作为衡量计算机性能的一个指标,该指标以每秒钟完成的百万指令数作为单位。
CPU时间:计算某个任务时CPU实际消耗的时间,也即CPU真正花费在某程序上的时间。
计算机系统的层次结构:计算机系统的层次结构由多级构成,一般分成5级,由低到高分别就是:微程序设计级,机器语言级,操作系统级,汇编语言级,高级语言级。
基准测试程序:把应用程序中使用频度最高的那那些核心程序作为评价计算机性能的标准程序。
软/硬件功能的等价性:从逻辑功能的角度来瞧,硬件与软件在完成某项功能上就是相同的,称为软/硬件功能就是等价的,如浮点运算既可以由软件实现,也可以由专门的硬件实现。
固件:就是一种软件的固化,其目的就是为了加快软件的执行速度。
可靠性:可靠性就是指系统或产品在规定的条件与规定的时间内,完成规定功能的能力。
产品可靠性定义的要素就是三个“规定”:“规定条件”、“规定时间”与“规定功能”。
MTTF:平均无故障时间,指系统自使用以来到第一次出故障的时间间隔的期望值。
MTTR:系统的平均修复时间。
MTBF:平均故障间隔时间,指相邻两次故障之间的平均工作时间。
可用性:指系统在任意时刻可使用的概率,可根据MTTF、MTTR与MTBF等指标计算处系统的可用性。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理习题3
《计算机组成原理》习题3一、单项选择题1.CPU对通道的请求形式是（）。
A、自陷B、中断方式C、通道命令D、I/O指令2.下述I/O控制方式中，主要由程序实现的是（）。
A、PPU(外围处理机)方式B、中断方式C、DMA方式D、通道方式3.计算机中表示地址时使用（）。
A、无符号数B、原码C、反码D、补码4.CRT的颜色数为256色，则刷新存储器每个单元的字长是（）。
A、256位B、16位C、8位D、7位5.浮点补码加减运算的流程第一步是（）。
A、求阶差B、保留大阶C、对阶D、尾数加6.为了便于实现多级中断，保存现场信息最有效的方法是采用（）。
A、通用寄存器B、堆栈C、存储器D、外存7.对于二进制码10000000若，其值为0，则它是用（）表示的。
A、原码B、反码C、补码D、阶码8.触摸屏按原理不同分为5类，下列不属于这五类的是（）。
A、电阻式B、电容式C、内部超声波式D、压感式9.在浮点数编码表示中（）在机器数中不出现，是隐含的。
A、阶码B、符号C、尾数D、基数10.周期挪用方式常用于（）方式的输入/输出中。
A、DMAB、中断C、程序传送D、通道11.人们根据特定需要预先为计算机编制的指令序列称为（）。
A、软件B、文件C、集合D、程序12.ALU属于（）部件。
A、运算器B、控制器C、存储器D、寄存器13.寄存器间接寻址方式中，操作数处在（）。
A、通用寄存器B、程序计数器C、堆栈D、主存单元14.先计算后再访问内存的寻址方式是（）。
A、立即寻址B、直接寻址C、间接寻址D、变址寻址15.完整的计算机应包括（）。
A、运算器、存储器、控制器B、外部设备和主机C、主机和实用程序D、配套的硬件设备和软件系统16.下列关于微处理器的描述中，哪个是正确的？（）。
A、微处理器就是一台微机B、微处理器是微机系统C、微处理器就是主机D、微处理器可能用作微机的CPU17.带有处理器的设备一般称为（）设备。
A、智能化B、交互式C、远程通信D、过程控制18.系统总线中地址线的功能是（）。
计算机组成原理习题答案(详解)
计算机组成原理复习题答案习题集和解析第一章计算机系统概论1. 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解：P3计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机中的电子线路和物理装置。
计算机软件：计算机运行所需的程序及相关资料。
硬件和软件在计算机系统中相互依存，缺一不可，因此同样重要。
5. 冯•诺依曼计算机的特点是什么？解：冯•诺依曼计算机的特点是：P8●计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；●指令和数据以同同等地位存放于存储器内，并可以按地址访问；●指令和数据均用二进制表示；●指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；●指令在存储器中顺序存放，通常自动顺序取出执行；●机器以运算器为中心（原始冯•诺依曼机）。
7. 解释下列概念：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
解：P9-10主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。
CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成；（早期的运算器和控制器不在同一芯片上，现在的CPU内除含有运算器和控制器外还集成了CACHE）。
主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。
存储单元：可存放一个机器字并具有特定存储地址的存储单位。
存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。
存储字：一个存储单元所存二进制代码的逻辑单位。
存储字长：一个存储单元所存二进制代码的位数。
存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。
机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。
《计算机组成原理》第3章习题答案
第3章习题解答1 1．．指令长度和机器字长有什么关系指令长度和机器字长有什么关系??半字长指令、单字长指令、双字长指令分别表示什么意思么意思? ?解：解：指令长度与机器字长没有固定的关系，指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，指令长度可以等于机器字长，指令长度可以等于机器字长，也可以大于或也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2 2．．零地址指令的操作数来自哪里零地址指令的操作数来自哪里??一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得寻址方式获得??各举一例说明。
各举一例说明。
解：解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
前述零地址和一地址的加法指令。
3 3．某机为定长指令字结构，．某机为定长指令字结构，．某机为定长指令字结构，指令长度指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
操作数、单操作数和双操作数三类。
若双操作数指令已有若双操作数指令已有K 种，无操作数指令已有L 种，问单操作数指令最多可能有多少种单操作数指令最多可能有多少种??上述三类指令各自允许的最大指令条数是多少上述三类指令各自允许的最大指令条数是多少? ? 解：解：解：X= (2X= (24一K)×26一[L/26]双操作数指令的最大指令数：双操作数指令的最大指令数：双操作数指令的最大指令数：224一1。
单操作数指令的最大指令数：15×2单操作数指令的最大指令数：15×26一l(l(假设双操作数指令仅假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口个扩展窗口))。
计算机组成原理第3章习题参考答案.doc
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第三章课后题参考答案.doc
第三章课后习题参考答案1．有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片（3）需要多少位地址作芯片选择解：（ 1）∵ 2 20= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（ 1024K/512K）×（ 32/8 ）= 8 （片）（3）需要 1 位地址作为芯片选择。
3．用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求：(1)画出该存储器的组成逻辑框图。
(2)设 DRAM芯片存储体结构为 128 行，每行为 128×8 个存储元。
如单元刷新间隔不超过 2ms，存储器读 / 写周期为μS, CPU 在 1μS内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：（ 1）组成 64K×32 位存储器需存储芯片数为N=（64K/16K）×（ 32 位/8 位） =16（片）每 4 片组成 16K×32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（ 2）根据已知条件， CPU 在期为，如果采用集中刷新，有1us 内至少访存一次，而整个存储器的平均读64us 的死时间，肯定不行；/ 写周所以采用分散式刷新方式：设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(?s) 取存储周期的整数倍 ?s 的整数倍 )则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为 t MAXt MAX＝× 2－＝ ( μ S)对全部存储单元刷新一遍所需时间为t Rt R＝× 128=64 ( μS)4．有一个 1024K× 32 位的存储器，由128K× 8 位 DRAM芯片构成。
计算机组成原理选择题习题+参考答案
计算机组成原理选择题习题+参考答案一、单选题（共IOO题，每题1分，共100分）1、在CPU中跟踪指令后继地址的寄存器是（）。
A、程序计数器B、指令寄存器C、状态条件寄存器D、主存地址寄存器正确答案：A2、在（）中，0的表示是唯一的。
A、补码B、原码C、反码D、以上三种编码正确答案：A3、下列选项中，能缩短程序执行时间的措施是（）。
I.提高CPU时钟频率I1优化数据通路结构II1对程序进行编译优化A、I、II、IIIB、仅I和IIC、仅I和IIID、仅II和III正确答案：A4、下列描述中（）是正确的。
A、一台计算机包括输入、输出、控制、存储及算逻运算五个单元B、控制器能理解、解释并执行所有的指令及存储结果C、所有的数据运算都在CPU的控制器中完成D、以上答案都正确正确答案：A5、CPU取出一条指令并执行该指令的时间被称为（）。
A、指令周期B、时钟周期C、CPU周期D、机器周期正确答案：A6、堆栈的存取原则是（）oA、随机存取B、后进先出C、先进先出D、后进后出正确答案：B7、()不是发生中断请求的条件。
A、一条指令执行结束B、一次I/O操作结束C、机器内部发生故障D、一次DMA操作结束正确答案：A8、字长12位，用定点补码规格化小数表示时，所能表示的正数范围是()OA、1/2-(1-2-11)B、2-11-(1-2-11)C、2-12-(1-2-12)D、(1/2+2-11)-(1-2-11)正确答案：A9、字长16位，用定点补码小数表示时，一个字能表示的范围是()oA、0〜(1-2[-15])B、-1〜(1-2[-15])C、-1〜+1D、-(1-2[-15])〜(1-2[-15])正确答案：B10、在浮点数中，当绝对值太大，以至于超过机器所能表示的数据时，称为浮点数的()A、正下溢B、上溢C、正上溢D、正溢正确答案：B11、当采用双符号位时，发生溢出的特征是：双符号位为()。
A、11B、00C、都不是D、10正确答案：D12、计算机高级程序语言一般分为编译型和解释型两类，在JAVA、FORTRAN和C语言中，属于编译型语言的是（）。
计算机组成原理习题答案3解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D16~D23和D24~D31，其余同名引脚互连)，需要低14位地址(A0~A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0~A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
《计算机组成原理》课后题答案解析_清华大学出版_秦磊华_吴非··
1.l 解释下列名词摩尔定律：对集成电路上可容纳的晶体管数目、性能和价格等发展趋势的预测，其主要内容是：成集电路上可容纳的晶体管数量每18个月翻一番，性能将提高一倍，而其价格将降低一半。
主存: 计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取。
控制器：计算机的指挥中心，它使计算机各部件自动协调地工作。
时钟周期：时钟周期是时钟频率的倒数，也称为节拍周期或T周期，是处理操作最基本的时间单位。
多核处理器：多核处理器是指在一枚处理器中集成两个或多个完整的计算引擎(内核)。
字长：运算器一次运算处理的二进制位数。
存储容量: 存储器中可存二进制信息的总量。
CPI：指执行每条指令所需要的平均时钟周期数。
MIPS：用每秒钟执行完成的指令数量作为衡量计算机性能的一个指标，该指标以每秒钟完成的百万指令数作为单位。
CPU时间：计算某个任务时CPU实际消耗的时间，也即CPU真正花费在某程序上的时间。
计算机系统的层次结构：计算机系统的层次结构由多级构成，一般分成5级，由低到高分别是：微程序设计级，机器语言级，操作系统级，汇编语言级，高级语言级。
基准测试程序：把应用程序中使用频度最高的那那些核心程序作为评价计算机性能的标准程序。
软/硬件功能的等价性：从逻辑功能的角度来看，硬件和软件在完成某项功能上是相同的，称为软/硬件功能是等价的，如浮点运算既可以由软件实现，也可以由专门的硬件实现。
固件：是一种软件的固化，其目的是为了加快软件的执行速度。
可靠性：可靠性是指系统或产品在规定的条件和规定的时间内，完成规定功能的能力。
产品可靠性定义的要素是三个“规定”：“规定条件”、“规定时间”和“规定功能”。
MTTF：平均无故障时间，指系统自使用以来到第一次出故障的时间间隔的期望值。
MTTR：系统的平均修复时间。
MTBF：平均故障间隔时间，指相邻两次故障之间的平均工作时间。
可用性：指系统在任意时刻可使用的概率，可根据MTTF、MTTR和MTBF等指标计算处系统的可用性。
计算机组成原理课后习题答案解析
作业解答第一章作业解答1.1 基本的软件系统包括哪些内容？答：基本的软件系统包括系统软件与应用软件两大类。
系统软件是一组保证计算机系统高效、正确运行的基础软件，通常作为系统资源提供给用户使用。
包括：操作系统、语言处理程序、数据库管理系统、分布式软件系统、网络软件系统、各种服务程序等。
1.2 计算机硬件系统由哪些基本部件组成？它们的主要功能是什么？答：计算机的硬件系统通常由输入设备、输出设备、运算器、存储器和控制器等五大部件组成。
输入设备的主要功能是将程序和数据以机器所能识别和接受的信息形式输入到计算机内。
输出设备的主要功能是将计算机处理的结果以人们所能接受的信息形式或其它系统所要求的信息形式输出。
存储器的主要功能是存储信息，用于存放程序和数据。
运算器的主要功能是对数据进行加工处理，完成算术运算和逻辑运算。
控制器的主要功能是按事先安排好的解题步骤，控制计算机各个部件有条不紊地自动工作。
1.3 冯·诺依曼计算机的基本思想是什么？什么叫存储程序方式？答：冯·诺依曼计算机的基本思想包含三个方面：1) 计算机由输入设备、输出设备、运算器、存储器和控制器五大部件组成。
2) 采用二进制形式表示数据和指令。
3) 采用存储程序方式。
存储程序是指在用计算机解题之前，事先编制好程序，并连同所需的数据预先存入主存储器中。
在解题过程（运行程序）中，由控制器按照事先编好并存入存储器中的程序自动地、连续地从存储器中依次取出指令并执行，直到获得所要求的结果为止。
1.4 早期计算机组织结构有什么特点？现代计算机结构为什么以存储器为中心？答：早期计算机组织结构的特点是：以运算器为中心的，其它部件都通过运算器完成信息的传递。
随着微电子技术的进步，人们将运算器和控制器两个主要功能部件合二为一，集成到一个芯片里构成了微处理器。
同时随着半导体存储器代替磁芯存储器，存储容量成倍地扩大，加上需要计算机处理、加工的信息量与日俱增，以运算器为中心的结构已不能满足计算机发展的需求，甚至会影响计算机的性能。
计算机组成原理习题(附参考答案)
计算机组成原理习题（附参考答案）一、单选题（共90题，每题1分，共90分）1、在统一编址方式下，下面的说法( )是正确的。
A、一个具体地址只能对应内存单元B、一个具体地址既可对应输入/输出设备，又可对应内存单元C、一个具体地址只能对应输入/输出设备D、只对应输入/输出设备或者只对应内存单元正确答案：D2、堆栈指针SP的内容是（）。
A、栈顶地址B、栈顶内容C、栈底内容D、栈底地址正确答案：A3、下列不属于程序控制指令的是（）。
A、循环指令B、无条件转移指令C、条件转移指令D、中断隐指令正确答案：D4、计算机的存储系统是指（）。
A、cache，主存储器和外存储器B、主存储器C、ROMD、RAM正确答案：A5、指令是指（）。
A、计算机中一个部件B、发给计算机的一个操作命令C、完成操作功能的硬件D、通常用于构成主存的集成电路正确答案：B6、相对于微程序控制器，组合逻辑控制器的特点是（）。
A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能的修改和扩展容易D、指令执行速度快，指令功能的修改和扩展难正确答案：D7、中断向量可提供（）。
A、主程序的断点地址B、传送数据的起始地址C、被选中设备的地址D、中断服务程序入口地址正确答案：D8、迄今为止，计算机中的所有信息仍以二进制方式表示的理由是（）。
A、信息处理方便B、物理器件性能所致C、运算速度快D、节约元件正确答案：B9、相联存储器是按（）进行寻址的存储器。
A、内容指定方式B、地址指定与堆栈存取方式结合C、堆栈存取方式D、地址指定方式正确答案：A10、若SRAM芯片的容量是2M×8位，则该芯片引脚中地址线和数据线的数目之和是（）。
A、29B、21C、18D、不可估计正确答案：A11、若x=103,y=-25,则下列表达式采用8位定点补码运算实现时，会发生溢出的是（）。
A、x+yB、-x+yC、-x-yD、x-y正确答案：D12、系统总线是指（）。
计算机组成原理第3章习题参考答案解析
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
最新计算机组成原理试卷答案及解析
计算机组成原理一、填空题1、外部设备包括_______、_______和_______，又叫外围设备。
2、系统软件主要包括_______、_______和________。
3、4位二进制数可表示______种代码，8位二进制数可表示_______种代码。
4、浮点数运算可由_______运算和_______来实现。
5、一条指令包括_______和_______两个部分，它们都是采用_______表示的。
6、主机对主存的主要要求是_______、_______和________、_______。
7、控制器的三个功能是决定_______，给出_______，处理_______。
二、选择题1、已知：[X]补=11101011，[Y]补=01001010，则[X-Y]补=______。
A.10100001B.11011111C.10100000D.溢出2、在用________表示的机器中，零的表示是唯一的。
A.原码B.反码C.补码D.阶码3.cache存储器的内容应与主存储器的相应单元的内容_______。
A.保持一致B.可以不一致C.无关4、在总线中地址总线的功能是_______。
A.用于选择存储器单元B.用于选择存储器单元和各个通用寄存器C. 用于选择进行信息传输的设备D.用于选择指定存储器单元和选择I/O设备接口电路的地址5、现代计算机的处理对象是________。
A.二进制数B. 文字C. 十进制数D.电压、电流6、计算机中数据处理中心是________。
A.主机B.运算器C. 控制器D.I/O系统7、中断向量地址是_______。
A.子程序的入口地址B.中断服务子程序的入口地址C.中断服务子程序入口地址指示器D. 外设程序入口地址8、计算机存储器用来存放被运算的数据和程序，如果读出一个存储单元的内容后，该单元的内容________。
A.清零B.保持不变C.被取走D. 不定9、CPU中通过寄存器的位数决定________。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D16~D23和D24~D31，其余同名引脚互连)，需要低14位地址(A0~A13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A0~A6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A14、A15通过2：4译码器实现4组中选择一组。
画出逻辑框图如下。
(1)(2)(3)(4) (5)(6)(7)(8)(9)(10)(11)(12)(13)(14)(15)(16)CPUD0~D31RAS0RAS1RAS2RAS3 A0~A13A14A15A0~A6A0~A6A0~A6A0~A6 WEWE2-4译码RAS D0~7D8~15D16~23D24~31D0~7D8~15D16~23D24~31D0~7D8~15D16~23D24~31D0~7D8~15D16~23D24~31WEWE WERAS RAS RAS(2) 设刷新周期为2ms，并设16K⨯8位的DRAM结构是128⨯128⨯8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)若采用集中式刷新，则每2ms中的最后128⨯0.5μs=64μs为集中刷新时间，不能进行正常读写，即存在64μs的死时间若采用分散式刷新，则每1μs只能访问一次主存，而题目要求CPU在1μS 内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的比较适合采用异步式刷新：采用异步刷新方式，则两次刷新操作的最大时间间隔为smsμ625.151282=，可取15.5μs；对全部存储单元刷新一遍所需的实际刷新时间为：15.5μs⨯128=1.984ms；采用这种方式，每15.5μs中有0.5μs用于刷新，其余的时间用于访存(大部分时间中1μs可以访问两次内存)。
4、有一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。
问：(1) 总共需要多少DRAM芯片?(2) 设计此存储体组成框图。
(3) 采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少?解：(1) 需要32488128321024=⨯=⨯⨯KK片，每4片为一组，共需8组(2) 设计此存储体组成框图如下所示。
(1) (2) (3) (4)(5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) CPUD 0~D 31RAS 0 A 0~A 16A 17 A 18 A 0~A 8WE WE3-8 译码RASD 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31WEWEWE(17)(18) (19) (20) (21) (22) (23) (24) (25) (26) (27) (28) (29) (30) (31) (32) CPUA 0~A 16WED 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31D 0~7 D 8~15 D 16~23 D 24~31A 19RAS 0RAS 1RAS 2RAS 3RAS 4RAS 5RAS 6RAS 7RAS 1 RAS 2 RAS 3 RAS 4 RAS 5 RAS 6 RAS 7WE(3) 设该128K ⨯8位的DRAM 芯片的存储阵列为512⨯256⨯8结构，则如果选择一个行地址进行刷新，刷新地址为A 0~A 8，那么该行上的2048个存储元同时进行刷新，要求单元刷新间隔不超过8ms ，即要在8ms 内进行512次刷新操作。
采用异步刷新方式时需要每隔s msμ625.155128=进行一次，可取刷新信号周期为15.5μs 。
5、要求用256K×l6位SRAM 芯片设计1024K×32位的存储器。
SRAM 芯片有两个控制端：当CS 有效时，该片选中。
当W/R ＝1时执行读操作，当W/R=0时执行写操作。
解： 片82416256321024=⨯=⨯⨯K K ，共需8片，分为4组，每组2片即所设计的存储器单元数为1M ，字长为32，故地址长度为20位（A 19~A 0），所用芯片存储单元数为256K ，字长为16位，故占用的地址长度为18位（A 17~A 0）。
由此可用字长位数扩展与字单元数扩展相结合的方法组成组成整个存储器字长位数扩展：同一组中2个芯片的数据线，一个与数据总线的D 15~D 0相连，一个与D 31~D 16相连；其余信号线公用(地址线、片选信号、读写信号同名引脚互连)字单元数扩展：4组RAM 芯片，使用一片2:4译码器，各组除片选信号外，其余信号线公用。
其存储器结构如图所示256K ⨯16 CPUA 0~A 17D 0~D 15A 18 W/R 2-4 译码D 16~31A 19256K ⨯16256K ⨯16256K ⨯16D 16~D 31256K ⨯16 256K ⨯16256K ⨯16256K ⨯16D 0~15CSY 0CSCSCSY 1Y 2Y 3A 0~A 17D 0~D 15W/RW/R6、用32K ×8位的E 2PROM 芯片组成128K ×16位的只读存储器，试问： (1) 数据寄存器多少位? (2) 地址寄存器多少位?(3) 共需多少个E 2PROM 芯片? (4) 画出此存储器组成框图。
解：(1) 系统16位数据，所以数据寄存器16位(2) 系统地址128K ＝217，所以地址寄存器17位(3)共需片82483216128=⨯=⨯⨯K K ，分为4组，每组2片 (4) 组成框图如下32K ⨯8 CPUA 0~A 14D 0~7A 15 W/R2-4 译码A 1632K ⨯832K ⨯832K ⨯832K ⨯8 32K ⨯8 32K ⨯8 32K ⨯8D 0~7CSY 0CSCSCSY 1Y 2Y 3A 0~A 14D 0~D 7D 8~15 数据 寄存器 地址 寄存器D 8~15W/RW/R7．某机器中，已知配有一个地址空间为0000H ~3FFFH 的ROM 区域。
现在再用一个RAM 芯片(8K ×8)形成40K ×l6位的RAM 区域，起始地为6000H 。
假设RAM 芯片有CS 和WE 信号控制端。
CPU 的地址总线为A 15~A 0，数据总线为D 15~D 0，控制信号为W R / (读/写)，MREQ (访存)，要求：(1) 画出地址译码方案。
(2) 将ROM 与RAM 同CPU 连接。
解：(1) 由于RAM 芯片的容量是8K ×8，要构成40K ×16的RAM 区域，共需要 片1025881640=⨯=⨯⨯K K ，分为5组，每组2片；8K=213，故低位地址为13位：A 12~A 0每组的2片位并联，进行字长的位扩展有5组RAM 芯片，故用于组间选择的译码器使用3:8译码器，用高3位地址A 15~A 13作译码器的选择输入信号 地址分配情况：各芯片组 各组地址区间 A 15 A 14 A 13 138的有效输出i YROM0000H ~3FFFH0Y 01 1Y第3章习题参考答案0 1 0 2Y RAM1 6000H ~7FFFH 0 1 1 3Y RAM2 8000H ~9FFFH 1 0 0 4Y RAM3 A000H ~BFFFH 1 0 1 5Y RAM4 C000H ~DFFFH 1 1 0 6Y RAM5E000H ~FFFFH1117Y注：RAM1~RAM5各由2片8K ⨯8芯片组成，进行字长位扩展 各芯片组内部的单元地址是A 12~A 0由全0到全1(2) ROM 、RAM 与CPU 的连接如图：8K ⨯8 CPU A 0~A 12D 8~15 A 15 R/ W 3-8 译码A 14 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 8K ⨯8 CS Y 0CS CS CS Y 2Y 4Y 6A 0~A 12D 0~D 7D 0~7D 0~7WEA 0~A 12WE A 13MREQ E 8K ⨯8 8K ⨯8 D 8~15CSCSCSCSCSCSROM 16K ⨯8OEY 1 Y 3Y 5Y 78、设存储器容量为64M ，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。