《EDA(VHDL)课程设计》指导书详解

EDA(VHDL)课程设计
指导书
使用专业：电子信息工程
指导教师：林海波吕晓丽
电子信息教研室
一、EDA课程设计的目的
通过实践进一步学习基于VHDL语言和CPLD/FPGA器件设计数字电路的基本知识和方法，掌握相关EDA设计工具软件的使用和设计流程；了解用VHDL设计数字逻辑电路与传统数字电路设计的差别和应用范围；掌握用VHDL和CPLD/FPGA设计数字电路的方法、编译及仿真过程，培养学生笃行务实的科研精神和实践能力以及设计、分析和纠错能力。

二、EDA课程设计的任务
1．基于FPGA的半整数分频器设计（必选题目）
设计任务要求：设有一个5MHz(或7、9、11、13、15、17、19、21、23、25、27MHz)的时钟源，但电路中需要产生一个2MHz的时钟信号，由于分频比为2.5（或3.5、4.5、5.5、6.5、7.5、8.5、
号设计
9.5
2
报警
钟，采用VHDL及相关工具软件完成设计。

时钟信号提供秒信号（1H Z）；四位数码管静态显示,高位high(3 downto 0)显示分,低位low （3 downto 0）显示秒。

3．四组数字智力抢答器的VHDL设计（每班1-25号的双号选择）
系统设计要求：
(1) 采用VHDL及相关工具软件，设计一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。

(2) 电路具有第一抢答信号的鉴别和锁存功能。

(3) 设置计分电路（根据实验箱条件，可以只完成二路计分电路设计）。

(4) 设置犯规电路（选作）。

4．十字路口交通灯控制器的VHDL设计（每班26号以后的单号选择）
系统设计要求:
采用VHDL及相关工具软件，设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器，具体要求如下：
(1)主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。

(2)主干道处于常允许通行状态，而支干道有车来才允许通行。

(3)当主、支道均有车时，两者交替允许通行，主干道每次放行45s，支干道每次放行25s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5s的黄灯作为过渡，并进行减计时显示。

5．多路彩灯控制器的VHDL设计（每班26号以后的双号选择）
（1）设计任务要求
采用VHDL及相关工具软件，设计一个十六路彩灯控制器，至少八种花型循环变化，有清零开关，并且可以选择快慢两种节拍。

（2）设计说明
根据系统设计要求，整个系统可以设计三个输入信号：控制彩灯节奏快慢的基准时钟信号CLK_IN，系统清零信号CLR，彩灯节奏快慢选择开关CHOSE_KEY；共有16个输出信号LED[15..0]，分别用于控制十六路彩灯。

整个彩灯控制器分为两大部分：时序控制电路SXKZ和显示控制电路XSKZ，时序控制器时钟频率输出作为显示控制器时钟频率输入。

三、方法步骤
1．根据所给电路组成结构图，确定设计结构和设计方案，分析各模块的作用，建议采用VHDL 语言和原理图混合设计的方法，完成半整数分频器的设计。

其中，模N计数器采用VHDL语言设计，编译仿真下载成功后，生成计数器组件；再用原理图输入方法，完成半整数分频器电路设计，进行波形仿真和时序仿真，取得波形图。

输出采用发光二极管实现，二分频器采用D触发器，5M时钟源从实验箱取得。

这里涉及到脉冲吞吐技术和锁相环技术，请查阅相关文献。

2．采用VHDL语言设计的99分钟定时器、交通信号灯控制器、四组智力抢答器和多路彩灯控制器的各电路模块，首先确定整体设计方案和电路组成框图，分析需要那些功能模块，各功能模块采用什么结构和语句设计，设计中建议采用IF…THEN语句、case语句和PROCESS进程语句完成相关模块的设计，需要进行功能仿真和时序仿真，取得仿真波形图。

四、EDA课程设计报告要求
1．系统功能概述(本系统是…，具有以下功能：)
1）介绍系统设计要求
2）阐述设计方案或设计思想、各部分实现方法，分析电路工作原理，在分析时注意语言的流畅。

2．系统结构描述
要求：系统（或顶层文件）结构描述，各个模块（或子程序）的功能描述；
1）用原理图实现的，报告需包含以下内容：
a．系统原理图；
b．主要模块或符号说明；
2）用VHDL语言实现的，报告需包含以下内容：
a．原代码（即基于FPGA器件的各功能模块的VHDL程序或逻辑原理图）；
b．信号（SIGNAL）/变量（V ARIABLE）的含义；[--以注释方式说明]
c．每一个进程（PROCESS）或子程序的主要功能；[--以注释方式说明]
d．关键语句；[--以注释方式说明]
3．进行系统仿真/硬件验证，报告中要有每个模块的仿真结果波形（截图）及其说明。

4
5
6．编写内容充实、完整和规范的实习（设计）报告书，主要是设计过程和设计内容的阐述。

7．实习（设计）报告要求校对仔细，无错字，A4纸打印，左侧装订。

8．以自己姓名全拼加学号命名文件夹（如：Linhaibo19），所有项目都放在这个文件夹中，截图要求保留项目文件路径。

9．报告书中图示、主体文字内容有雷同抄袭者，双方最终成绩均按及格处理。

五、具体时间安排和成绩考核
1．时间安排：2015年1月4日～2015年1月16日，具体内容如下表：
2．成绩考核：按平时表现、出勤情况、设计完成情况、报告的完整性和规范性以及答辩情况给出EDA实习的综合成绩（五级分制）。

注意：答辩验收时将根据老师现场提出的要求来改动，有关VHDL的基础知识、MaxplusⅡ操作和FPGA等内容将会被抽问，如果没能达到指定要求将不能及格。

成绩将根据出勤率、具体题目的难度、答辩和操作情况、设计报告是否有雷同和抄袭现象以及报告是否规范等考核标准酌情况给分。

六、参考文献
[1]谭会生,张昌凡.EDA技术及应用[M].西安：西安电子科技大学出版社,2012,6.
[2]潘松,黄继业.EDA技术实用教程[M].北京：科学出版社,2008,8.
[3]罗朝霞.基于VHDL语言的A/D采样控制器设计[J].现代电子技术,2005,12.
[4]李春雨,高原.基于VHDL状态机的交通灯控制器设计[J].山西电子技术,2010,1.
[5]刘建科,段新文.基于VHDL的可变速彩灯控制器的设计[J].现代电子技术,2010,8.
[6]刘小,李鹏程等.基于VHDL的99小时定时器设计及实现[J].电子元器件,2010,3.
[7]张喜凤等.基于VHDL的16路可调速彩灯控制器设计[J].现代电子技术,2010,14.
[8]徐轶林,丁斌杰.基于VHDL语言的数字智能抢答器设计[J].信息与电脑,2011,5.
[9]EDA（VHDL&CPLD）实验指导教程.
[10]美国ALTERA公司QuartusⅡ6.0用户指南.
课程设计报告
设计名称 EDA（VHDL）课程设计
专业班级电子1241
姓名王文立
学号 1204451136
成绩评定
电气与信息工程学院
2015年1月
课程设计要求和成绩考核办法
1．不允许在实验室内吸烟、吃零食、玩手机，累计警告三次者，考核成绩降为及格，屡教不改者成绩不及格；不准带无关人员到实验室活动，否则扣平时表现分。

2．凡病事假超过3天（每天7小时），或迟到早退三次以上，或旷课两次（累计1天）以上，不得参加本次考核，按不及格处理，本次课程设计不能通过。

3．病事假必须有请假条，需经班主任或有关领导批准，否则按旷课处理。

4．课程设计的考核由指导教师根据设计表现（出勤、遵守纪律情况等）、设计报告、设计成果、答辩等几个方面，给出各项成绩或权重，综合后给出课程设计总成绩。

该设计考核须经教研室主任审核，主管院长审批备案。

5．成绩评定采用五级分制，即优、良、中、及格和不及格。

实习报告要求
实习报告内容、格式各专业根据实习（设计）类别（技能实习、认识实习、生产实习、毕业实习等）统一规范，经教研室主任审核、主管院长审批备案。

注意：
1．课程设计任务书和指导书在课程设计前发给学生，设计任务书放置在设计报告封面后和正文目录前。

2．统一采用A4纸打印，课程设计报告除封皮外，设计任务书和正文都单面打印，左侧装订，订两个钉。

基于FPGA的半整数分频器设计
一、系统设计任务及功能概述
说明设计任务或功能描述
（正文内容：五号宋体，1倍行间距，下同）
1
port (clk,clr,en:IN STD_LOGIC;
qa,qb,qc,qd:OUT STD_LOGIC);
End COUNT11 ;
Architecture RTL of COUNT11 is
SIGNAL count_4:STD_LOGIC_VECTOR(3 downto 0);
Begin
qa<=count_4(0);
qb<=count_4(1);
qc<=count_4(2);
qd<=count_4(3);
Process (clk,clr)
begin
if (clr='1') then
count_4<="0000";
elsif (clk'event and clk='1') then
if (en='1') then
if (count_4="1010")then
count_4<="0000";
else
count_4<=count_4+'1';
end if;
end if;
end if;
end process;
End rtl;
2．模11计数器波形仿真
（正文内容：五号宋体，1倍行间距，图居中，图片下部多余部分裁除，图和图号图名必须在一页，有图号、图名，图号图名字体字号为宋体小五号，按顺序排图号；图号、图名之间空一格，保留图上面文件路径，下同）。

图2 模5计数器波形仿真图
（二）分频比2.5的半整数分频器逻辑设计及仿真----（五号宋体）
1．分频比2.5的半整数分频器逻辑图设计----（五号宋体）
图3 分频比2.5的半整数分频器逻辑原理图
2．分频比2.5的半整数分频器波形仿真----（五号宋体）
图4 ××电路时序波形仿真图
（三）××控制器VHDL设计及仿真----（五号宋体）
1．××控制器VHDL设计----（五号宋体）
程序（正文内容：五号宋体，1倍行间距）。

2．××控制器时序波形仿真----（五号宋体）
（正文内容：五号宋体，1倍行间距，图居中，图片下部多余部分裁除，图和图号图名必须在一页，有图号、图名，图号图名字体字号为宋体小五号，按顺序排图号；图号、图名之间空一格，保留图上面文件路径，下同）。

（四）××电路设计----（五号宋体）
以下设计排版同上
（五）××电路设计
以下设计排版同上
四、××电路总体设计结果----（小四黑体，顶格）
（正文内容：五号宋体，1倍行间距，图居中，图片下部多余部分裁除，图和图号图名必须在一页，有图号、图名，图号图名字体字号为宋体小五号，按顺序排图号；图号、图名之间空一格，保留图上面文件路径，下同）。

图5 ××电路逻辑实现原理总图
图6 ××电路时序波形仿真图
五、EDA（VHDL）课程设计总结----（小四黑体，顶格）
最后写一个即可（注意：必须自己写，如有雷同，返工重写，成绩降档）
1．设计过程中遇到的问题及解决措施、学到了那些知识或技能
（内容：五号宋体，1倍行间距）
2．对本课程设计的建议
参考文献：（五号黑体，顶格）
注意：参考文献中应有科技论文(2000年以后文章)，注明文章名称和期刊名称以及时间，不少于3篇与题目有关的期刊论文，否则成绩降挡，参考文献按下列格式顺序书写）打印时删掉。

（正文内容：五号宋体）
[1]谭会生,张昌凡.EDA技术及应用[M].西安：西安电子科技大学出版社,2012,6.
[2]潘松,黄继业.EDA技术实用教程[M].北京：科学出版社,2008,8.
[3]李春雨,高原.基于VHDL状态机的交通灯控制器设计[J].山西电子技术,2010,1.
[4]刘建科,段新文.基于VHDL的可变速彩灯控制器的设计[J].现代电子技术,2010,8.
[5]刘小,李鹏程等.基于VHDL的99小时定时器设计及实现[J].电子元器件,2010,3.
[6]徐轶林,丁斌杰.基于VHDL语言的数字智能抢答器设计[J].信息与电脑,2011,5.。