第8章 80C51单片机并行系统扩展技术
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
80C51系列单片机并行系统扩展概述
本节内容
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
9
8.1 80C51系列单片机并行系统扩展概述
8.1.2地址的锁存
一、锁存的作用
80C51系列单片机以三总线(地址总线、数据总线、控制总线) 方法外扩展存储器及外部I/O口芯片。
G端可直接与单片机的锁存控制信号端ALE相连，在ALE的下降沿进行地 址锁存。 74LS373的逻辑功能表见表8-1。
表8-1 74LS373的逻辑功能表
14
8.1 80C51系列单片机并行系统扩展概述
地址锁存器一般采用74LS373，采用74LS373的地址总线的扩展 电路如下图。
15
8.1 80C51系列单片机并行系统扩展概述
6
8.1 80C51系列单片机并行系统扩展概述
本节内容
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
7
8.1 80C51系列单片机并行系统扩展概述
8.1.1 80C51系列单片机的并行系统扩展能力
对于小型的控制及检测系统，利用单片机自身的硬件资源就够 了，但对于一些较大的应用系统，往往还需要扩展一些存储器、及 并行口等外围芯片，以补充单片机硬件资源的不足。 80C51单片机的地址线有P2口和P0口提供，共16位，故其片外 可扩展的存储器最大容量为64KB，地址为0000H～FFFFH。由于51单 片机访问片外数据存储器和程序存储器的指令及控制信号不同，故 允许两者地址重合。
8.1 80C51系列单片机并行系统扩展概述
74LS373的引脚符号和功能如下：
1)D7～D0:三态门输入端。8位数据输入线。 2)Q7～Q0:三态门输出端。8位数据输出线。
3)GND:接地端。
4)VCC:电源端。 5)/OE:三态门使能端。数据输出允许信号。
/OE=0,三态门输出为标准TTL电平；
1、8051/8751最小应用系统 8051/8751片内有4KB的掩模ROM/EPROM，其自身可以构成最小应用系统，
只要加上复位电路、时钟电路、/EA引脚接高电平，即可通电工作。
内部存储器只有128字节的内部RAM和一些特殊功能寄存器以及4KB的内部
ROM。
3
最小应用系统具有以下特点：
1）系统结构简单、可靠； 2）有大量的I/O线供用户使用，P0-P3口共32根I/O均可作为输入/输出线使用。
19
8.1 80C51系列单片机并行系统扩展概述
图8-4 用线选方式实现片选
20
8.1 80C51系列单片机并行系统扩展概述
图中：
1、2、3、4都是2KB的存储器芯片； 地址线A10～A0实现片内寻址，地址空间为2KB； 用4根高位地址线P2.3、P2.4、P2.5、P2.6与4个芯片的/CE端相连，实现片选，均为 低电平有效。 为了不出现寻址错误，当P2.3、P2.4、P2.5、P2.6中有一根地址线为低电平时，其 余三根地址线必须为高电平，也就同类存储器每次只能有一个芯片被选中工作。
17
8.1 80C51系列单片机并行系统扩展概述
MCS-51发出的地址是用来选择某个存储器单元进行读写，要完成 这种功能，必须进行两种选择：片选、单元选择。 扩展芯片的片选方法分为线选法和译码法两种类型。
一、线选法
线选法是将剩余的高位地址线作为存储器芯片（或I/O接口芯片）的 片选信号。
18
8.1 80C51系列单片机并行系统扩展概述
6116：2KB数据存储器，需要11
根地址线作为单元的选择，分别 与单片机的P0口及P2.0～P2.2口 相连。
6116(1)的片选端接A12(P2.4)， 6116(2)的片选端接A13(P2.5)。
25
补充实例1
当要选中某个芯片时，单片机P2口对应的片选信号引脚应为低电平，其它 引脚要为高电平。 两片程序存储器的地址范围： 6116（2）的地址范围：D000H～D7FFH。 2732（1）的地址范围：7000H～7FFFH; （A15=0 A14=1 A13=1 A12=1） 6116（1）的地址范围：E000H～E7FFH; 2732（2）的地址范围: B000H～BFFFH; （A15=1 A14=0 A13=1 A12=1） 6116（2）的地址范围：D800H～DFFFH。（A15=1 A14=1 A13=0 A12=1） 6116（1）的地址范围：E800H～EFFFH; （A15=1 A14=1 A13=1 A12=0）
31
8.1 80C51系列单片机并行系统扩展概述
图8-6 74LS139译码法实现片选
32
8.1 80C51系列单片机并行系统扩展概述
根据译码器的逻辑关系和存储器的片内寻址范围，当未用的三位 都取低电平0时，可以得到4个芯片的地址空间如表8-4所示：
33
补充实例1
74LS139 P2.7 P2.6 P2.5 P2.4 ～ G B A Y2 Y1 Y0
•全译码法是将余下的高位地址线全部进行译码产生存储器的片选信号。
最常用的译码器芯片：74LS138(3-8译码器)、74LS139(双2-4译码器)、 74LS154（4-16译码器）。
28
8.1 80C51系列单片机并行系统扩展概述
1.74LS139译码器
74LS139为双2线-4线译码器。这两个译码器完全独立，分别有 各自的数据输入端、译码状态输出端以及数据输入允许端。 其引脚见图8-5。
11
8.1 80C51系列单片机并行系统扩展概述
二、锁存器
常用地址锁存器有74LS373、74LS573、74LS273和8282等。 74LS373和74LS573功能一样，只是芯片引脚的排列不同，都是带有 三态门的、双列直插20引脚的8D锁存器。
74LS373的引脚排列
12
74LS373的内部结构
74LS139译码器扩展存储器实例
·
A12 CE ～ A12CE ～ IC0 2764 A7 ～ A0 D7 ～ D0 OE A8 A7 ～ A0 D7 ～ D0 OE IC1 2764 A12 CE ～ A8 IC2 6264 A12CE ～ A8 A7 ～ A0 D0 ～ WE D7 OE IC3 6264
本节内容
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
16
8.1 80C51系列单片机并行系统扩展概述
8.1.3存储器空间地址
无论ROM和RAM哪种存储器芯片只要连接在系统中，单片机对其 任意一个单元操作都需要先确定其地址空间。
虽然二者地址形式重叠，但是访问ROM和RAM的控制总线不同、 指令不同，因此CPU完全能够准确区分二者。 如：某存储器芯片具有2KB个单元，本身需要11条地址线(A10～ A0)，一般让其与单片机的P2.2～P2.0和P0.7～P0.0连接，将单片机 剩下的P2.7～P2.3地址线留下来承担区别芯片的任务，即完成片选 功能。
/OE=1,三态门输出高阻态。
13
8.1 80C51系列单片机并行系统扩展概述
6)G:8D锁存器控制端。数据输入锁存选通信号。
G=1，Qi=Di(i=1，2…8)，锁存器处于透明工作状态，即锁存器的输出状态随数 据输入端的变化而变化。 当G端由1变0时，数据被锁存起来，此时输出端Qi不再随输入端的变化而变化， 而一直保持锁存前的值不变。
8.3 外部I/0口的扩展方法
8.3.1 8.3.2 8.3.3 8.3.4 对I/O口的编程指令 简单并行I/O接口扩展 81C55可编程I/O接口及扩展技术 82C55可编程接口电路的扩展
2
8.0单片机最小应用系统
单片机最小应用系统是在简单的应用场合，以最简便的电路就可以满 足其要求，它只需要一片单片机芯片再配上时钟电路和复位电路即可构成。 结构简单，价格便宜，使用非常方便。
3）内部存储容量有限，只有128B的内部RAM和一些特殊功能即存期以及4KB的 内部ROM/EPROM。
4
2、8031最小应用系统
8031片内无驻留ROM，所以必须扩展程序存储器，常选用EPROM芯片。
在扩展程序存储器时，必须接上地址锁存器。
5
EA
系统包括8031、2764EPROM、74LS373地址锁存器、时钟电路和复位电路。 /EA引脚接地，使CPU只能选择外部程序存储器，并执行ROM中的程序。 ALE引脚接74LS373的G端。
21
8.1 80C51系列单片机并行系统扩展概述
现假设剩下的一根高位地址线A15接为低电平，这样可得到如 表8-2所示的四个芯片的地址分配。
22
8.1 80C51系列单片机并行系统扩展概述
线选法优点：电路简单，不需另外增加硬件电路，体积小，成本低，在简
单的场合有实用价值。
线选法缺点：
片的地址空间相互之间可能不连续，不能充分利用微处理器的内存空间。 (原因：用做片选信号的高位地址线的信号状态得不到充分利用。) 容易出现地址重叠现象； 并且可作片选的高位地址线有限，可寻址的器件数目受到限制。
/G：势能端，低电平有效。 A、B：选择端,即译码器输入端。 /Y0、/Y1、/Y2、/Y3:译码器输 出信号，低电平有效。
图8-5 74LS139引脚图
29
8.1 80C51系列单片机并行系统扩展概述
74LS139译码器的真值表。
表8-3 74LS139真值表
30
8.1 80C51系列单片机并行系统扩展概述
A11?
26
补充实例2
线选法扩展16K字节RAM和16K字节EPROM电路图
27
8.1 80C51系列单片机并行系统扩展概述
二、译码法
译码法：通过译码器对系统的高位地址进行译码，以其译码输出信号 来选通相应的存储器芯片。
译码法分部分译码法和全译码法。
•部分译码法是将余下的高位地址线部分经译码器后作为存储器芯片的片选信号线；
【例8-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构， 要求采用译码法进行扩展。
解：扩展8KB的存储器结构需2KB的存储器芯片4片。2K的存储器共11根地址 线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。P2.3、P2.4作为 二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号， P2.5、P2.6、P2.7悬空。扩展连线图如图8-6所示。
1
第8章80C51单片机并行系统扩展技术
8.1 80C51系列单片机的并行系统扩展概述
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
目录
8.2 外部存储器的扩展方法
8.2.1 程序存储器的扩展 8.2.2 数据存储器的扩展 8.2.3 数据存储器和程序存储器的统一编址
因此，线选法只适于外扩芯片不多，规模不大的单片机系统。
23
补充实例1
例：某一系统，需要外扩8KB的EPROM（2片2732），4KB的RAM（2片6116）， 这些芯片与MCS-51单片机地址分配有关的地址线连线，电路如下图。
24
补充实例1
2732：4KB程序存储器，有12根
地址线A0～A11，分别与单片机的 P0口及P2.0～P2.3口相连。 2732(1)的片选端接A15(P2.7)， 2732(2)的片选端接A14(P2.6)。
地址总线的高8位（A15～A8）通过P2口输出。 数据总线（D7～D0）和地址总线（A7～A0）低8位通过P0口分时输出。
10
8.1 80C51系列单片机并行系统扩展概述
在基本扩展电路中，P0口是数据总线和低8位地址总线分时复用 口，需要用到地址锁存器。 P0口采用分时复用的方法：CPU先从P0口输出低8位地址，从P2 口输出高8位地址，从而利用PO口线和P2口线的高低电平的状态来确 定具体访问的存储器空间位置，再从P0口读写数据。所以，只有通 过地址锁存器把P0口首先输出的低8位地址锁存起来，才能实现PO口 的复用功能。
【例8-1】现有2K*8位存储器芯片，需扩展8K*8位存储结构， 要求采用线选法进行扩展。
解：扩展8KB的存储器结构需2KB的存储器芯片4片。2KB的存储器共11根地
址线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。单片机的P2.3、 P2.4、P2.5、P2.6分别与4个芯片的片选端连接，如图8-4所示。
本节内容
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
9
8.1 80C51系列单片机并行系统扩展概述
8.1.2地址的锁存
一、锁存的作用
80C51系列单片机以三总线(地址总线、数据总线、控制总线) 方法外扩展存储器及外部I/O口芯片。
G端可直接与单片机的锁存控制信号端ALE相连，在ALE的下降沿进行地 址锁存。 74LS373的逻辑功能表见表8-1。
表8-1 74LS373的逻辑功能表
14
8.1 80C51系列单片机并行系统扩展概述
地址锁存器一般采用74LS373，采用74LS373的地址总线的扩展 电路如下图。
15
8.1 80C51系列单片机并行系统扩展概述
6
8.1 80C51系列单片机并行系统扩展概述
本节内容
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
7
8.1 80C51系列单片机并行系统扩展概述
8.1.1 80C51系列单片机的并行系统扩展能力
对于小型的控制及检测系统，利用单片机自身的硬件资源就够 了，但对于一些较大的应用系统，往往还需要扩展一些存储器、及 并行口等外围芯片，以补充单片机硬件资源的不足。 80C51单片机的地址线有P2口和P0口提供，共16位，故其片外 可扩展的存储器最大容量为64KB，地址为0000H～FFFFH。由于51单 片机访问片外数据存储器和程序存储器的指令及控制信号不同，故 允许两者地址重合。
8.1 80C51系列单片机并行系统扩展概述
74LS373的引脚符号和功能如下：
1)D7～D0:三态门输入端。8位数据输入线。 2)Q7～Q0:三态门输出端。8位数据输出线。
3)GND:接地端。
4)VCC:电源端。 5)/OE:三态门使能端。数据输出允许信号。
/OE=0,三态门输出为标准TTL电平；
1、8051/8751最小应用系统 8051/8751片内有4KB的掩模ROM/EPROM，其自身可以构成最小应用系统，
只要加上复位电路、时钟电路、/EA引脚接高电平，即可通电工作。
内部存储器只有128字节的内部RAM和一些特殊功能寄存器以及4KB的内部
ROM。
3
最小应用系统具有以下特点：
1）系统结构简单、可靠； 2）有大量的I/O线供用户使用，P0-P3口共32根I/O均可作为输入/输出线使用。
19
8.1 80C51系列单片机并行系统扩展概述
图8-4 用线选方式实现片选
20
8.1 80C51系列单片机并行系统扩展概述
图中：
1、2、3、4都是2KB的存储器芯片； 地址线A10～A0实现片内寻址，地址空间为2KB； 用4根高位地址线P2.3、P2.4、P2.5、P2.6与4个芯片的/CE端相连，实现片选，均为 低电平有效。 为了不出现寻址错误，当P2.3、P2.4、P2.5、P2.6中有一根地址线为低电平时，其 余三根地址线必须为高电平，也就同类存储器每次只能有一个芯片被选中工作。
17
8.1 80C51系列单片机并行系统扩展概述
MCS-51发出的地址是用来选择某个存储器单元进行读写，要完成 这种功能，必须进行两种选择：片选、单元选择。 扩展芯片的片选方法分为线选法和译码法两种类型。
一、线选法
线选法是将剩余的高位地址线作为存储器芯片（或I/O接口芯片）的 片选信号。
18
8.1 80C51系列单片机并行系统扩展概述
6116：2KB数据存储器，需要11
根地址线作为单元的选择，分别 与单片机的P0口及P2.0～P2.2口 相连。
6116(1)的片选端接A12(P2.4)， 6116(2)的片选端接A13(P2.5)。
25
补充实例1
当要选中某个芯片时，单片机P2口对应的片选信号引脚应为低电平，其它 引脚要为高电平。 两片程序存储器的地址范围： 6116（2）的地址范围：D000H～D7FFH。 2732（1）的地址范围：7000H～7FFFH; （A15=0 A14=1 A13=1 A12=1） 6116（1）的地址范围：E000H～E7FFH; 2732（2）的地址范围: B000H～BFFFH; （A15=1 A14=0 A13=1 A12=1） 6116（2）的地址范围：D800H～DFFFH。（A15=1 A14=1 A13=0 A12=1） 6116（1）的地址范围：E800H～EFFFH; （A15=1 A14=1 A13=1 A12=0）
31
8.1 80C51系列单片机并行系统扩展概述
图8-6 74LS139译码法实现片选
32
8.1 80C51系列单片机并行系统扩展概述
根据译码器的逻辑关系和存储器的片内寻址范围，当未用的三位 都取低电平0时，可以得到4个芯片的地址空间如表8-4所示：
33
补充实例1
74LS139 P2.7 P2.6 P2.5 P2.4 ～ G B A Y2 Y1 Y0
•全译码法是将余下的高位地址线全部进行译码产生存储器的片选信号。
最常用的译码器芯片：74LS138(3-8译码器)、74LS139(双2-4译码器)、 74LS154（4-16译码器）。
28
8.1 80C51系列单片机并行系统扩展概述
1.74LS139译码器
74LS139为双2线-4线译码器。这两个译码器完全独立，分别有 各自的数据输入端、译码状态输出端以及数据输入允许端。 其引脚见图8-5。
11
8.1 80C51系列单片机并行系统扩展概述
二、锁存器
常用地址锁存器有74LS373、74LS573、74LS273和8282等。 74LS373和74LS573功能一样，只是芯片引脚的排列不同，都是带有 三态门的、双列直插20引脚的8D锁存器。
74LS373的引脚排列
12
74LS373的内部结构
74LS139译码器扩展存储器实例
·
A12 CE ～ A12CE ～ IC0 2764 A7 ～ A0 D7 ～ D0 OE A8 A7 ～ A0 D7 ～ D0 OE IC1 2764 A12 CE ～ A8 IC2 6264 A12CE ～ A8 A7 ～ A0 D0 ～ WE D7 OE IC3 6264
本节内容
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
16
8.1 80C51系列单片机并行系统扩展概述
8.1.3存储器空间地址
无论ROM和RAM哪种存储器芯片只要连接在系统中，单片机对其 任意一个单元操作都需要先确定其地址空间。
虽然二者地址形式重叠，但是访问ROM和RAM的控制总线不同、 指令不同，因此CPU完全能够准确区分二者。 如：某存储器芯片具有2KB个单元，本身需要11条地址线(A10～ A0)，一般让其与单片机的P2.2～P2.0和P0.7～P0.0连接，将单片机 剩下的P2.7～P2.3地址线留下来承担区别芯片的任务，即完成片选 功能。
/OE=1,三态门输出高阻态。
13
8.1 80C51系列单片机并行系统扩展概述
6)G:8D锁存器控制端。数据输入锁存选通信号。
G=1，Qi=Di(i=1，2…8)，锁存器处于透明工作状态，即锁存器的输出状态随数 据输入端的变化而变化。 当G端由1变0时，数据被锁存起来，此时输出端Qi不再随输入端的变化而变化， 而一直保持锁存前的值不变。
8.3 外部I/0口的扩展方法
8.3.1 8.3.2 8.3.3 8.3.4 对I/O口的编程指令 简单并行I/O接口扩展 81C55可编程I/O接口及扩展技术 82C55可编程接口电路的扩展
2
8.0单片机最小应用系统
单片机最小应用系统是在简单的应用场合，以最简便的电路就可以满 足其要求，它只需要一片单片机芯片再配上时钟电路和复位电路即可构成。 结构简单，价格便宜，使用非常方便。
3）内部存储容量有限，只有128B的内部RAM和一些特殊功能即存期以及4KB的 内部ROM/EPROM。
4
2、8031最小应用系统
8031片内无驻留ROM，所以必须扩展程序存储器，常选用EPROM芯片。
在扩展程序存储器时，必须接上地址锁存器。
5
EA
系统包括8031、2764EPROM、74LS373地址锁存器、时钟电路和复位电路。 /EA引脚接地，使CPU只能选择外部程序存储器，并执行ROM中的程序。 ALE引脚接74LS373的G端。
21
8.1 80C51系列单片机并行系统扩展概述
现假设剩下的一根高位地址线A15接为低电平，这样可得到如 表8-2所示的四个芯片的地址分配。
22
8.1 80C51系列单片机并行系统扩展概述
线选法优点：电路简单，不需另外增加硬件电路，体积小，成本低，在简
单的场合有实用价值。
线选法缺点：
片的地址空间相互之间可能不连续，不能充分利用微处理器的内存空间。 (原因：用做片选信号的高位地址线的信号状态得不到充分利用。) 容易出现地址重叠现象； 并且可作片选的高位地址线有限，可寻址的器件数目受到限制。
/G：势能端，低电平有效。 A、B：选择端,即译码器输入端。 /Y0、/Y1、/Y2、/Y3:译码器输 出信号，低电平有效。
图8-5 74LS139引脚图
29
8.1 80C51系列单片机并行系统扩展概述
74LS139译码器的真值表。
表8-3 74LS139真值表
30
8.1 80C51系列单片机并行系统扩展概述
A11?
26
补充实例2
线选法扩展16K字节RAM和16K字节EPROM电路图
27
8.1 80C51系列单片机并行系统扩展概述
二、译码法
译码法：通过译码器对系统的高位地址进行译码，以其译码输出信号 来选通相应的存储器芯片。
译码法分部分译码法和全译码法。
•部分译码法是将余下的高位地址线部分经译码器后作为存储器芯片的片选信号线；
【例8-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构， 要求采用译码法进行扩展。
解：扩展8KB的存储器结构需2KB的存储器芯片4片。2K的存储器共11根地址 线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。P2.3、P2.4作为 二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号， P2.5、P2.6、P2.7悬空。扩展连线图如图8-6所示。
1
第8章80C51单片机并行系统扩展技术
8.1 80C51系列单片机的并行系统扩展概述
8.1.1 80C51系列单片机的并行系统扩展能力 8.1.2 地址的锁存 8.1.3 存储器空间地址
目录
8.2 外部存储器的扩展方法
8.2.1 程序存储器的扩展 8.2.2 数据存储器的扩展 8.2.3 数据存储器和程序存储器的统一编址
因此，线选法只适于外扩芯片不多，规模不大的单片机系统。
23
补充实例1
例：某一系统，需要外扩8KB的EPROM（2片2732），4KB的RAM（2片6116）， 这些芯片与MCS-51单片机地址分配有关的地址线连线，电路如下图。
24
补充实例1
2732：4KB程序存储器，有12根
地址线A0～A11，分别与单片机的 P0口及P2.0～P2.3口相连。 2732(1)的片选端接A15(P2.7)， 2732(2)的片选端接A14(P2.6)。
地址总线的高8位（A15～A8）通过P2口输出。 数据总线（D7～D0）和地址总线（A7～A0）低8位通过P0口分时输出。
10
8.1 80C51系列单片机并行系统扩展概述
在基本扩展电路中，P0口是数据总线和低8位地址总线分时复用 口，需要用到地址锁存器。 P0口采用分时复用的方法：CPU先从P0口输出低8位地址，从P2 口输出高8位地址，从而利用PO口线和P2口线的高低电平的状态来确 定具体访问的存储器空间位置，再从P0口读写数据。所以，只有通 过地址锁存器把P0口首先输出的低8位地址锁存起来，才能实现PO口 的复用功能。
【例8-1】现有2K*8位存储器芯片，需扩展8K*8位存储结构， 要求采用线选法进行扩展。
解：扩展8KB的存储器结构需2KB的存储器芯片4片。2KB的存储器共11根地
址线与单片机P2口的低3位(P2.2、P2.1、P2.0)和PO口连接。单片机的P2.3、 P2.4、P2.5、P2.6分别与4个芯片的片选端连接，如图8-4所示。