[知识]降低CPU功耗

『电脑网络』 [硬件维护]“高能”处理器路在何方？CPU功耗原理揭密
CPU是计算机最基本、最重要的核心部件之一，从前是，将来还是。

CPU的发展历史很长，这里只简单说一下近两年的事情。

早在Pentium Ⅲ和Athlon的时代，Intel和AMD两大巨头之间处理器频率的竞争就已经如火如荼。

2000年11月20日，基于NetBurst架构的Pentium 4的推出，揭开了处理器主频飞速提升的时代的序幕。

从那以后，2GHz、3GHz，曾经被认为是不可能到达的极限在短短3年的时间里一一突破。

2004年6月21日，伴随全新的i915/925 Express
系列芯片组的发布，Pentium 4处理器的主频迎来了又一座里程碑——3.6GHz。

欢呼过后我们发现，在处理器主频越来越高的同时，频率提升的“加速度”却有逐渐放缓的趋势。

以Intel为例，从2001年8月27日推出P4 2.0GHz到2002年11月14日P4 3.06GHz的推出，1GHz频率的跨越只用了不到15个月的时间。

如此迅猛的发展速度让很多人为之欢欣鼓舞，并且期待着更大的突破在更短的时间内到来。

但随后，2003年6月23日Intel发布了3.2GHz的Pentium 4（仍然基于Northwood内核），在随后半年多的时间里，这个频率成为桌面处理器的极限——也就是说，从2002年11月14日到2003年6月23日，7个月的时间里，P4处理器的主频只提升了133MHz；而从3.2GHz到今天的3.6GHz，400MHz频率的提升也耗费了整整一年的时间！
那么，究竟是什么阻碍了CPU频率提升的步伐，让曾经飙升的数字在将近两年的时间里步履维艰呢？
是CPU的功耗。

事实上，现在的CPU频率并非无法继续提升。

在用干冰、液氮等非常手段吸收掉CPU高速运行产生的巨大热量的情况下，P4E的频率已经可以稳定在5.5GHz，而以前Pentium Ⅲ时代，同样条件下的频率只能达到2GHz左右，这足以证明现有CPU架构和制造工艺还存在巨大的频率提升潜力。

在80486之前的计算机上，处理器只需要一个简单的铝制散热片就足以确保正常运行，而现在的电脑即使安装了巨大的纯铜散热片也还需要高转速大风量的风扇把热量带走。

功耗问题是经过很长时间才完全暴露在人们面前的，CPU 散热器的发展极大程度地延缓了这个问题的凸现——散热器的散热方式由被动变为主动、散热器体积和重量的增大、风扇转速的提高和叶片形状的改变、嵌铜
甚至纯铜风扇的应用、热管和液冷的出现等等等等……直到最近，当主流CPU 频率不断提高、散热器的发展大大受到限制的时候，功耗和散热问题才真正成为人们关注的焦点，而不再只是作为用来煎鸡蛋的笑料了。

纯铜、热管、水冷散热器
在电费不断上涨的今天，高功耗所造成的额外经济负担对于个人用户来说还不是首要问题。

随着CPU主频的提升，抱怨CPU风扇噪音的人越来越多，而水冷因为其相对较差的易用性和安全性又不被大多数人接纳。

人们开始由单纯对性能的追求转为对性能、安全、环保和空间等综合效益的追求。

另外，CPU功耗的增加也导致了系统对电源、风扇、主板等要求的提高从而增加了成本并且损害用户已有系统的升级性。

在普通散热器逐渐无法负担CPU发热的情况下，厂商只得放缓CPU频率提升的速度来适应市场的选择。

● 决定功耗的主要因素
1999年的PⅢ处理器采用了0.25μm的制造工艺，而2000年11月诞生的Pentium 4在经历了0.18μm、0.13μm工艺之后，现在Intel已经推出了0.09μm工艺的P4E系列。

在以前，每一次的工艺进步带来的是CPU核心面积的减小、频率的提升和功耗的降低。

而在0.13μm以后，情况却有所不同。

众所周知，0.09μm 工艺的P4E在频率并未大幅提升的情况下功耗剧增。

以至于传统的封装方式已经无法满足降低现有处理器功耗的需求。

那么，是什么原因导致了新工艺CPU功耗不降反增呢？
首先，CPU内部集成的晶体管数量的快速增加，基本上验证了摩尔定律所说的18个月晶体管数量翻一番的速度。

工作的晶体管数量越多，消耗的能量就越多，所以晶体管数量的增加是导致能耗增长的一个重要因素。

Intel新推的P4E 功耗大增的一个非常重要的原因就是晶体管数目的增加——Prescott内核的晶体管数多达1.25亿，其中包括1MB容量的缓存，这是之前Northwood内核P4处理器中晶体管数的两倍还多。

由于新架构的P4E为了提升频率而进一步增加管线级数，这首先就导致了流水线部分晶体管数量的增加；同时，为了保证流水线的数据供应而不得不采用大容量的缓存结构，因此导致晶体管数目大幅度增加。

Prescott内核的晶体管数量达到1.25亿，而Northwood内核的晶体管数量仅有5500万，如此巨大的差异，功耗暴增也在情理之中。

其次，现在所有CPU的硅片都是由CMOS（Complements Metal Oxide Semiconductor，互补型金属氧化物半导体）工艺制成。

COMS芯片的开关工作
机制决定了能耗的增长方式。

COMS芯片主要的能耗分为静态功耗和动态功耗。

通常情况下，对于CMOS电路，静态功耗与动态功耗相比可以忽略不计，动态功耗基本上决定了总功耗。

但是对于0.13μm以下的工艺，栅介质非常薄（不到2纳米，相当于0.002μm），很容易产生较高的漏电流。

目前的估测显示0.13μm 技术条件下，根据设计的不同，静态漏耗(leakage)可达总功耗的12％到25％不等。

相对而言，0.25μm条件下的漏耗不到总功耗的1％，0.18μm下漏耗也只有3％到5％。

而对于0.09μm以下的工艺，静态功耗将呈指数倍增长。

静态功耗也由三部分组成：A、CMOS管亚阈值电压漏电流所需功耗；B、CMOS管栅级漏电流所需功耗；C、CMOS管衬底漏电流（BTBT）所需功耗。

静态功耗三种成因
动态功耗计算公式如下：
P=C×V~2×f
C是电容负载，V是电源电压，f则是开关频率。

(V~2是V的平方）可以看到，要减少芯片的动态功耗有3种方法：降低供电电压、减少芯片电容、降低开关频率。

了解原理之后就让我们来看看，要降低CPU功耗，目前在这几个方面还能做些什么。

● 晶体管数量
并行单位的增加、缓存容量进一步加大、内存控制器的集成、防病毒功能的加入、单芯片多内核等等都需要更多的晶体管来实现。

随着CPU的功能和性能的日益增强，其集成晶体管数量增加的趋势不可逆转，因此单纯从减少晶体管数量上降低功耗是不现实的。

晶体管数量必定超多的双内核AMD64
● 供电电压
从CPU的发展历史来看，每次工艺的进步也带来了核心电压的降低，现在的桌面CPU核心电压已经到了1.5V左右，而笔记本用的超低电压Pentium ⅢProcessor-M工作电压可以仅为0.95V。

铜互连技术在降压上也起了一定作用。

金属铜（Cu）的电阻率（～1.7μΩ·cm）比金属铝的电阻率（～2.7μΩ·cm）低约40％，有效降低了连线电阻，从而减少
了电流在线路上的压降，使CPU对供电电压的要求降低。

用铜线替代传统的铝线已经成为CPU工艺发展的必然方向。

金属银虽可提供更小电阻率(～
1.59μΩ·cm)，但在一般环境下极易被腐蚀，成本也更高，所以不被应用于集成电路连线。

但是CPU正常的工作电压是不可以无限制降低的，供电电压和频率之间还有一种关系需要考虑，即更高的频率需要更高的供电电压来实现。

逻辑芯片需要200mV～300mV门限电压，为了获得优良的性能，电源电压应当是门限电压的大约3倍。

假如门限电压为300mV，电源电压则需要900mV(0.9V)。

即使不追求高性能，门限电压也不能降太多，门限电压过低，所需的门限电流就会增大，甚至无法关断，导致“门”将不“门”。

● 漏电流
CPU核心面积不断减小，而集成数量却在增加，晶体管绝缘层变薄后，透过绝缘层的漏电流也增加了。

即使晶体管没有改变状态也依然有电流通过, 从而造成器件闲置时的电能损耗。

漏电控制得不好会导致功耗急剧提升，这个问题甚至被业界人士认为是对摩尔定律的一大挑战。

在抑制漏电流的技术中，已经采用的有SOI（绝缘层上覆硅，Silicon On Insulator）。

SOI隔断了各电极向衬底流动的漏电流，使之只能通过晶体管流动。

SOI在CMOS反相器中减少漏电流示意
Athlon 64使用了SOI之后,不但很大程度减少了漏电流的产生,也降低了器件上的电容值。

SOI能在线宽不变的情况下，使工作速度提高约35％；而在工作速度相同的情况下，则可使功耗减小50％～65％。

同采用0.13μm工艺、2.2GHz相同频率下，Athlon 64 FX51内建1.059亿个晶体管，数量约为Barton内核Athlon XP 3200+(约5400万)的两倍，但功率只由76.8W增加到89W，足见SOI效果非凡。

但是SOI对于栅极泄漏只阻隔了栅极向硅衬底漏电流的部分，对于亚阀值电压漏电流效果有限。

还未使用的技术当中，Intel研究人员决定在栅极电介质中用较厚的高k栅介质(High K gate Dielectric)来取代当前二氧化硅材料，这样可以有效阻止栅极泄漏电流。

高K介质减少栅极漏电流示意
但是目前用高k电介质来替代二氧化硅目前仍有不少困难,高k介质器件的门限电压可以迅速窜升至500毫伏或更高，当芯片运行和发热之后，其门限电压将以不可预测的幅度来回摆动，还仍然存在一些需要解决的问题。

即使持乐观态度,该技术也要2007年以后才能被应用。

● 芯片电容
CPU核心面积减小的另一后果，是因介质间距减小引起晶体管电容增大和连线之间电容增加。

电容大小不但影响芯片的功耗,还决定着芯片所能达到的开关速度。

“Low-k”低介电常数绝缘体技术是利用低介电常数绝缘体在芯片内部电路层之间起到绝缘作用,能够有效降低连线之间的电容。

P4E(Prescott)所使用的Low-k材料已经从Northwood的SiOF变更为CDO，连接电容降低18％，可以实现更低的布线延时并且降低能耗。

但是情况并不这么乐观，Low-k材料应用上遇到了麻烦。

2003年，国际半导体技术规划（ITRS 2003[7]）给出低介电常数材料在集成电路未来几年的应用，其介电常数范围在2.7～3.1。

真空的介电常数是1.0。

介电常数的可降低空间已经很小了，不可能达到一个数量级的改善。

Low-k材料的应用已经接近极限。

硅衬底基片和晶体管的接触区域会聚集很多电荷，形成输入电容和杂散电容。

SOI技术在硅衬底和晶体管之间埋入氧化层，在晶体管和二氧化硅接触区域不会再聚集电荷，大大减低了寄生电容的产生。

● 运行频率
就现阶段而言，人们对性能提高的需求依然是CPU快速发展的第一动力。

在CPU架构和算法没有改变的情况下，降低频率在减少功耗的同时也使性能变得低下。

因此要保持良好的性能增长，降低频率的同时必须要采用新的架构和算法来抵消因频率降低带来的性能下降。

两款低频率、高性能的CPU
Intel也颇受高频率的困扰，开始在提高IPC上寻求突破，而放弃推广了近4年之久的高频路线。

传说中新一代Pentium M(代号：Dothan)的桌面化，就可以视为Intel在CPU发展理念上的一种回归。

AMD的Athlon 64系列的推出也反映出采用新架构能在保持强劲性能的同时有效降低运行频率。

通常每次新制程工艺的应用总是Intel领先，但随后AMD都会很快跟进，还从来没有出现过Intel主流CPU都采用了新制程而AMD还都停留在老制程的情况。

所以尽管Intel在制程上一直占据优势，但这种优势却无法真正和AMD 拉开差距。

在制造技术的应用当中，双方都有一些自己的技术，而有一些会逐渐被大家采用，甚至成为一种标准，对未来CPU发展方向产生重大影响。