基于FPGA的参数化雷达波束形成模块设计

基于FPGA的参数化雷达波束形成模块设
计
摘要：提出了一种基于FPGA的参数化雷达波束形成实现方法，雷达波束形成的最主要功能是完成同时多波束的加权求和处理，将所需合成的波束划分波束集、波束组和波束数三级层次结构，利用FPGA的快速并行处理能力，实现参数化配置，降低了算法内核设计周期，提高了项目开发效率。

关键字：雷达波束形成；参数化； FPGA
Design of Parametric Radar Beam-forming Module Based on FPGA
ZHANG Meng PAN Hao
（No.38 Research Institute of CETC, Hefei 230008）
Abstract: A parametric radar beam-forming method based on FPGA is proposed. The main function of radar beam-forming is to complete the weighted summation process of multiple beams at the same time, and pide required synthesized beams into three levels: beam set, beam group and beam number. Hierarchical structure and using the fast parallel processing capability of FPGA to realize parametric configuration and reduce the beam-forming design cycle, and improve the efficiency of project development.
Key Words : Radar beam-forming, Parametric, FPGA
0 引言
波束形成技术是一种空域滤波技术，对空间信号的采样加权求和滤波，增强特定方向的信号功率并抑制其他方向的干扰信号，是新一代雷达提高目标检测性
能的关键之一。

数字波束形成可同时形成多个波束而不损失信噪比；波束类型由
权值控制，灵活多变；加窗处理可获得较低副瓣，方便后续阵列信号处理获得优
良的性能，是数字阵列雷达最显著特点之一。

工程实现时，数字波束形成中的算
法内核常用FPGA实现同时多波束加权求和，FPGA（Field-Programmable Gate Array）是一种硬件可重构的体系结构，通过硬件描述语言完成设计、编译和加
载后即可生成所需要的硬件电路，在时钟驱动下同步并行运转，拥有其他体系架
构下不具备的并行处理能力，其可编程、高速度、低功耗和较低二次开发成本的
优越特性，使得FPGA在阵列雷达信号处理领域应用越来越广泛。

1 算法内核组成
算法内核完成的功能为同时多波束加权求和，设计组成如图1所示。

图1 算法内核组成框图
如图1所示，将多波束分解为波束集（BEAM_COMP）、波束组（BEAM_GROUP）和波束数（BEAM_NUM）三级层次结构，可根据需要选择配置波束集、波束组和波
束数，分别输出所需波束。

波束集所容纳的波束个数常设置为光纤传输的最大波
束数，即一根光纤对应一个波束集；波束数通常指复数乘法器的复用次数；波束
组的个数为波束集内的波束数除以波束数。

工作过程为：（1）波束组内部阵元
数据和权系数通过多个复数乘法器完成波束加权；（2）加权后各阵元波束数据
进入并行加法器，使通道之间阵元波束数据相加；（3）并行加法器结果进入循
环加法器，做距离单元内阵元同波束数据相加；（4）波束集内多个波束组的波
束为并行排列，通过波束组并串转换，形成串行的波束数据。

通过三级层次划分，可根据项目需要进行快速裁剪，进一步提高了开发效率。

2 核心模块FPGA实现方法
2.1 复数乘法器
两个操作数的复数乘法在数学上可分解为3次实数乘法运算和两次加法运算，在FPGA实现时，采用实数乘法器完成3次乘法再完成2次加法运算较为繁琐，
调用Xilinx公司提供的复数乘法器IP即可实现两个操作数的复乘操作。

该IP
的输入输出均为带符号数，实现时耗费3个实数乘法器资源，具备延时时间可控、支持输出截位、功能稳定、性能较高等特点。

设计时将复数乘法器IP工作在较
高的时钟频率下，时分复用可形成多个波束串行输出，复用次数即为波束组内的
波束数（BEAM_NUM），复数乘法器的使用个数计算方法如式（1）。

（1）
式（1）中，beamcomp代表波束集个数，beamgroup代表波束组个数，chnum
代表输入的阵元光纤个数。

2.2 并行加法器和循环加法器
波束组内不同复数乘法器输出结果进入并行加法器模块，采用多级相加的方式，输出并行相加结果，其拓扑结构如图2所示。

调用Xilinx公司提供的加法
器IP即可实现两个操作数的相加操作，加法器IP支持两输入和三输入两种结构，同样支持延时级数可控和输出截位功能。

图2 并行加法器拓扑结构
循环加法器是将同一个距离单元内不同阵元之间的相同波束相加，通过移位
寄存器组控制加法器的输入，与并行加法器同样调用加法器完成循环加法。

2.3 波束组并串转换
一个波束组输出的波束个数为设置的BEAM_NUM，波束组内部串行排列，需要将同一个波束集的多个波束组并行的波束数据串行排列。

工程实现时先将多个波束组输出的波束数据乒乓缓存在BRAM中，并根据距离单元长度进行乒乓翻转，并行写入、串行读出，完成串并转换功能。

Xilinx系列的FPGA提供了BRAM的IP，具有独立的读写时钟和数据地址接口，数据和地址位宽均可根据需要设置，支持“写先于读（WRITE_FIRST）”、“读先于写（READ_FIRST）”和“不做改变（NO_CHANGE）”三种模式，输出可选寄存器输出或IP输出，支持同步复位等特点，使用方便、性能稳定。

3 应用分析
以某项目为例：天线阵元数为100，通过10根光纤传输；要求同时形成100个接收波束，分两根光纤发出。

假设复数乘法器复用倍数为5，根据上述描述方法计算分析得出：波束集个数为2，波束组个数为10，波束数为5，所需复数乘法器个数为100个，可迅速判断乘法器资源的使用情况，有效支撑项目前期论证工作，与传统的实现方法相比，该方法具有较好的便利性，易于实现。

3 结束语
本文基于FPGA实现了参数化的雷达波束形成算法内核，提出了波束集、波束组和波束数三级层次结构，细化了同时多波束加权求和的功能，给出了复数乘法、并性加法、循环加法和并串转换的实现方法，形成了快速适配项目的能力，进一步提高了项目开发效率。

经过实际项目验证，文中所述方法更多调用FPGA 内集成的IP，性能稳定，降低了开发难度和时序收敛难度，具有一定的实用性。

参考文献：
[1] 丁鹭飞,耿富禄,陈建春.雷达原理（第6版）[M].电子工业出版
社,2020.10；
[2] 穆文争,朱子平,刘志英.DBF在数字阵列天气雷达中的应用[j].现代电子技术.2014(3):69-72
[3] 王雨阳.基于FPGA和ADSP的数字波束形成技术的工程实现[J].现代电
子技术，2008(07):33-35
[4] 徐志军，徐光辉. CPLD/FPGA的开发与应用[M]. 北京：电子工业出版社，2002
[5] 张睿，赵永波等. 基于FPGA的数字波束形成系统的设计实现[J]. 火控
雷达技术，2006,35（1）：77-80
作者简介：张猛（1986-），男，硕士研究生，工程师，研究方向为数字波
束形成技术
潘浩（1982-），男，高级工程师，研究方向为数字波束形成技术。