计算机组成原理实验报告(系统总线和具有基本输入输出功能的总线接口实验)
计算机组成原理实验报告
重庆理工大学
《计算机组成原理》实验报告
学号 __***********____
姓名 __张致远_________
专业 __软件工程_______
学院 _计算机科学与工程
二0一六年四月二十三
实验一基本运算器实验报告
一、实验名称
基本运算器实验
二、完成学生：张致远班级115030801 学号11503080109
三、实验目的
1．了解运算器的组成结构。
2．掌握运算器的工作原理。
四、实验原理：
两片74LS181 芯片以并/串形式构成的8位字长的运算器。右方为低4位运算芯片，左方为高4位运算芯片。低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位。低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出到外部。
两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。否则输出高阻态。数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
计算机组成原理-08总线系统
BS
总线 控制器 BR
BG
部件0
部件1 … 部件n-1
计数器定时查询方式
数据与地址总线
BS
总线 BR 控制器
计数值
部件0
部件1 … 部件n-1
• 特点：
• 计数可以从“0”开始，各设备的优先次序与链式查询方式相同
• 计数可以从终止点开始，各设备使用总线的优先级相同，优先 次序可方便改变，对电路故障不如链式查询方式敏感
正常使用填空题需3.0以上版本雨课堂
作答
单选题 1分
3、在独立请求方式下，若有n个设备，则（
）。
A 有n个总线请求信号和n个总线响应信号 B 有1个总线请求信号和1个总线响应信号 C 总线请求信号多于总线响应信号 D 总线请求信号少于总线响应信号
提交
单选题 1分
4、在计数器定时查询方式下，若计数从0开始，则 （ ）。
（4）转换：接口可以完成任何要求的数据交换。
（5）整理：接口可以完成一些特别的功能，例如在需 要时可以修改字计数器或当前内存地址寄存器。
（6）程序中断：每当外设向CPU请求某种动作时，接 口即发生一个中断请求信号到CPU。
2、接口的基本概念
• 一个适配器必有两个接口
• 和系统总线的接口，CPU和适配器的数据交换一定是并行 方式
系统总线和具有基本输入输出功能的总线接口实验报告
实验报告
课程名称：计算机组成原理 实验项目名称：系统总线和具有基本输入输出功能的总线接口实验
一、实 验 目 的
1．理解总线的概念及其特性。 2．掌握控制总线的功能和应用。 二、实验设备与器件
PC 机一台，TD-CMA 实验系统一套。 三、实 验 原 理
由于存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中，外部总线分为数据总线、地址总线、和控制总线，分别为外设提供上述信号。外部总线和CPU 内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位进行译码，系统的I/O 地址译码原理见图4-1-1（在地址总线单元）。由于使用A6、A7进行译码， I/O 地址空间被分为四个区，如表4-1-1所示：
A1
B1A2B2G1N G2N
Y10N Y20N Y13N Y12N Y11N Y23N
Y22N Y21N 74L S 139
G N D
A6A7
IOY0IOY1IOY2IOY3
图4-1-1 I/O 地址译码原理图
表4-1-1 I/O 地址空间分配
为了实现对于MEM 和外设的读写操作，还需要一个读写控制逻辑，使得CPU 能控制MEM 和I/O 设备的读写，实验中的读写控制逻辑如图4-1-2所示，由于T3的参与，可以保证写脉宽与T3一致，T3由时序单元的TS3给出（时序单元的介绍见附录2）。IOM 用来选择是对I/O 设备还是对MEM 进行读写操作，IOM=1时对I/O 设备进行读写操作，IOM=0时对MEM 进行读写操作。RD=1时为读，WR=1时为写。
第6章 输入输出接口与总线
MOV AL,DATA OUT PORT_OUT ， AL ；不忙，输出数据 不忙， LOOP READ_S1 … ；未传送完，循环 未传送完， ；已传送完
20
21
2. 中断方式 在外设就绪时，主动向CPU发出中断请求，从而使 发出中断请求， 在外设就绪时，主动向 发出中断请求 CPU去执行相应的中断服务程序，完成和外设间的数 去执行相应的中断服务程序， 去执行相应的中断服务程序 据传送。 据传送。
12
四、CPU与外设间的数据传送方式 与外设间的数据传送方式
采用的输入输出方式主要有程序控制方式、 采用的输入输出方式主要有程序控制方式、中断方 式和DMA方式等三种。 式和 方式等三种。 方式等三种 1. 程序控制方式 程序控制传送方式是指CPU与外设之间的数据传送 程序控制传送方式是指 与外设之间的数据传送 是在程序控制下完成的。 是在程序控制下完成的。
CMA用户手册0515
版权声明
本用户手册的版权归西安唐都科教仪器开发有限责任公司所有，保留一切权利。非经本公司书面许可，任何单位和个人不得擅自摘抄、复制本用户手册的部分或全部，并以任何形式传播。
西安唐都科教仪器开发有限责任公司，1999-2008(C)，All right reserved.
TD-CMA实验系统用户手册
©版权所有非经许可严禁复制
技术支持邮箱：tangdukejiao@
唐都公司网址：/
目录
第1章TD-CMA系统概述 (1)
1.1 系统功能及特点 (1)
1.2 系统构成 (3)
1.3 系统主要实验项目 (4)
第2章TD-CMA系统的配臵与安装 (5)
2.1 系统配臵 (5)
2.2 系统的安装 (6)
第3章TD-CMA系统硬件环境 (7)
3.1 系统硬件布局图 (7)
3.2 系统电源 (7)
3.3 系统实验单元电路 (8)
3.4 注意事项 (21)
第4章TD-CMA系统集成操作软件 (22)
4.1 与PC联机说明 (22)
4.2 软件操作说明 (22)
第5章TD-CMA系统检测功能说明 (32)
第6章TD-CMA系统常见故障的分析及处理 (34)
附录1 微程序流图编程方法 (35)
1
第1章 TD-CMA 系统概述
TD-CMA 教学实验系统是西安唐都科教仪器公司2008年推出的新一代计算机组成原理与系统结构教学的实验设备，该设备可使学生通过实验来更有效的理解并掌握计算机的构成，为进一步开展具有实用价值的计算机系统的设计打下良好的基础。
1.1 系统功能及特点
1．先进丰富的课程内容
使用实时动态图形调试实验方法，进行计算机组成原理的实验教学，比以往各种实验设备增加了并行运算器、Cache 高速缓存、CPU 设计、外总线接口设计、中断、DMA 等实验内容，并可开展CISC 、RISC 、重叠、流水等先进计算机系统结构的设计和实验研究。
计算机组成原理-总线系统
6.1.2总线的连接方式
适配器：简称接口，实现高速CPU与低速外设之间工作
速度上的匹配和同步，并完成计算机和外设之间的所有
数据传送和控制。
单总线结构
单机系统中总线结构的两种基本类型： 多总线结构
1.单总线：使用一条单一的系统总线来连接CPU、内存和I/O设备。
7
单总线结构特点：
（1）.在单总线结构中，要求连接到总线上的逻辑部件必须高速 运行，以便在某些设备需要使用总线时，能迅速获得总线控制权； 而当不再使用总线时，能迅速放弃总线控制权。否则，由于一条 总线由多种功能部件共用，可能导致很大的时间延迟。
缺点：是对询问链的电路故障很敏感，若第i个设备的接口中
有关链的电路故障，那么第i个以后的设备都不能进行工作。
优先级固定，若优先级高的设备频繁请求，则优先级低的设备
可能长期不能使用总线。
25
2.计数器定时查询方式：
总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到 请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地 址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数 值与请求总线的设备地址相一致时，该设备 置“1”BS线，获得了总线使用权， 此时中止计数查询。 每次计数可以从“0”开始，也可以从中止点开发始。如果从“0”开始，各设备 的优先次序与链式查询法相同，优先级的顺序是固定的。如果从中止点开始，则 每个设备使用总线的优级相等。 计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活26性是 以增加线数为代价的。可方便的改变优先级。
计算机组成原理实验报告
计算机组成原理实验报告
实验报告
运算器实验
⼀、实验⽬的
掌握⼋位运算器的数据传输格式，验证运算功能发⽣器及进位控制的组合功能。
⼆、实验要求
完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运⽤。
三、实验原理
实验中所⽤的运算器数据通路如图2-3-1所⽰。ALU运算器由CPLD描述。运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输⼊端分别由2个74LS574锁存器锁存，锁存器的输⼊端与数据总线相连，准双向I/O 输⼊输出端⼝⽤来给出参与运算的数据，经2⽚74LS245三态门与数据总线相连。
图2-3-1运算器数据通路
图中A WR、BWR在“搭接态”由实验连接对应的⼆进制开关控制，“0”有效，通过【单拍】按钮产⽣的脉冲把总线上的数据打⼊，实现运算源寄存器A、暂存器B的写⼊操作。
四、运算器功能编码
算术运算逻辑运算
K23~K0置“1”，灭M23~M0控位显⽰灯。然后按下表要求“搭接”部件控制路。
表2.3.2 运算实验电路搭接表
算术运算
1.运算源寄存器写流程
通过I/O单元“S7~S0”开关向累加器A和暂存器B置数，具体操作步骤如下：
2.运算源寄存器读流程
关闭A、B写使能，令K18=K17=“1”，按下流程分别读A、B。
3.加法与减法运算
令M S2 S1 S0（K15 K13~K11=0100），为算术加，FUN及总线单元显⽰A+B的结果令M S2 S1 S0（K15 K13~K11=0101），为算术减，FUN及总线单元显⽰A－B的结果。
逻辑运算
1.运算源寄存器写流程
《计算机组成原理》学生实验报告
《计算机组成原理》
学
生
实
验
报
告
（2011~2012学年第二学期）
专业：信息管理与信息系统班级： A0922
学号：10914030230
姓名：李斌
目录
实验准备------------------------------------------------------------------------3 实验一运算器实验-----------------------------------------------------------7 实验二数据通路实验-------------------------------------------------------13 实验三微控制器实验--------------------------------------------------------18 实验四基本模型机的设计与实现------------------------------------------22
实验准备
一、DVCC实验机系统硬件设备
1、运算器模块
运算器由两片74LS181构成8位字长的ALU。它是运算器的核心。可以实现两个8位的二进制数进行多种算术或逻辑运算，具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定，见下表。两个参与运算的数分别来自于暂存器U29和U30（采用8位锁存器），运算结果直接输出到输出缓冲器U33（采用74LS245，由ALUB信号控制，ALUB=0，表示U33开通，ALUB=1，表示U33不通，其输出呈高阻），由输出缓冲器发送到系统的数据总线上，以便进行移位操作或参加下一次运算。
TD-CMA计算机组成原理与系统结构教学实验系统
TD-CMA计算机组成原理与系统结构教学实验系统
价格：3980元
TD-CMA计算机组成原理与系统结构教学实验系统是西安唐都科教仪器公司推出的新一代计算机组成原理与系统结构教学的实验设备,该系统与以往的产品相比，主要优点有：．采用了更为先进的计算机部件电路单元，以及更为先进的计算机整机结构设计.
．从部件到整机实验都配有数据通路图实时动态图形调试界面，且都具有单拍、单周
期、连续
等调试功能；通路图的调试过程也具有保存和回放功能，具有更为优秀的示教效果。
．采用VHDL语言、MAXII系列CPLD器件、以及QuartusII工具来开展设计性的实验，
具有
更好的实用价值。
．更为灵活、更为实用的时序发生电路和本地操作台设计。
．先进和完善的系统监测和保护电路设计，使实验平台更易于维护和使用.
一、系统的功能和特点
1．先进丰富的课程内容
使用实时动态图形调试实验方法,进行计算机组成原理的实验教学，比以往各种实验设备增加了并行运算器、Cache高速缓存、CPU设计、外总线接口设计、中断、DMA等实验内容，并可开展CISC、RISC、重叠、流水、超标量等先进计算机系统结构的设计和实验研究。
2．先进设计方法和开发工具
采用VHDL语言、ALTREA公司最新MAXII系列CPLD器件和先进设计开发工具
QUARTUS II
来开展设计性的实验，具有更好的实用价值。
3．先进的实时动态图形调试方式
系统为各计算机部件（运算器、存储器、控制器）分别提供了实时动态图形调试工具，使得学生可以轻松了解复杂部件的内部结构和操作方法，并可实时跟踪部件的工作状态。在模型计算机整机调试的图形调试工具方面,系统除提供数据通路图、微程序流程图二种图形调试方式外，还增加了交互式微程序自动生成和当前微指令功能的模拟、系统调试过程的保存及回放等多种先进和实用的调试功能,这些图形调试方式及功能使得实验过程更为形象直观，好教好学,具有更为优秀的示教效果.
《计算机组成原理》实验
《计算机组成原理》实验
一、实验的性质、任务和基本要求
(一)本实验课的性质、任务
《计算机组成原理》是计算机科学与技术、网络工程专业的核心专业基础课，本课程旨在培养学生对计算机系统的分析、设计能力，同时为后续专业课程的学习打下坚实的基础。实验是巩固课堂教学质量必不可少的重要手段。本实验课的任务是通过实验进一步加深对计算机各部件组成以及工作原理的掌握，培养学生计算机硬件动手能力。
（二）基本要求
1、掌握运算器的基本组成和工作原理；
2、掌握半导体存储器的工作原理与使用方法，掌握半导体存储器如何存储和读取数据；
3、掌握微程序控制器的组成以及工作过程，掌握用单步方式执行一段微程序以及如何检查每一条微指令正确与否的方法；
4、掌握数据传送通路工作原理；
5、能够将运算器、微程序控制器和存储器三个部件连机，形成一个基本模型机系统。同时，掌握机器指令与微指令的关系。
（三）实验学时分配表（表格说明）
二、实验教学内容
实验一运算器实验
一、实验目的：
（1）结合学过的有关运算器的基本知识，掌握运算器的基本组成、工作原理。特别是了解算术逻辑运算单元ALU的工作原理；
（2）验证多功能算术单元74181、74182的运算功能；
（3）熟悉掌握本实验中运算器的数据传输通路。
二、实验要求
（1）预习74181、74182的工作原理及逻辑关系；
（2）测量数据要求准确；
（3）写出实验报告。
三、实验内容
1、实验原理
实验中的运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0~D7插座BUS1~6中的任一个相连，内部数据总线通过LZD0~LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0~D7插座EXJ1~EXJ3中的任一个；参与运算的数据来自于8位数据开关KD0~KD7，并经过一三态门74LS245直接连至外部数据总线EXD0~EXD7，通过数据开关输入的数据由LD0~LD7显示。
(完整word版)计算机组成原理实验1~4
实验一寄存器实验
一、实验目的
1、了解CPTH模型机中寄存器的结构、工作原理及其控制方法.
2、熟悉CPTH实验仪的基本构造及操作方法。
二、实验电路
寄存器的作用是用于保存数据的，因为CPTH模型机是8位的,因此模型机中大部寄存器是8 位的，标志位寄存器（Cy, Z）是二位的.
CPTH 用74HC574 (8—D触发器)来构成寄存器。74HC574 的功能如表1—1所示：
图1-1 74HC574的引脚图
1. 在CLK的上升沿将输入端的数据打入到8 个触发器中
2. 当OC = 1 时触发器的输出被关闭，当OC=0 时触发器的输出数据
表1-1 74HC574功能表
图1—2 74HC574工作波形图
三、实验内容
（一）proteus仿真平台
1、proteus仿真平台简介
Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件.它的主界面如图1-3所示：
图1—3 proteus仿真平台主界面
2、在proteus平台上运行电路:寄存器_1.DSN。拨动开关,观察灯的亮灭，回答思考题1。
思考题1:先使OC=1,拨D0~D7=00110011,按下CK提供CLK上升沿;再拨D0~D7=01000100,OC=0，此时Q0～Q7为多少？
3、CPTH模型机上，寄存器A的电路组成如图1-4所示。在proteus平台上运行电路：寄存器_2.DSN，回答思考题2。
图1-4 寄存器A原理图
思考题2：数据从D端传送到Q端，相应的控制端如何设置？
计算机组成原理实验报告
计算机组成原理实验报告
实验⼀静态随机存取存贮器实验
⼀.实验⽬的
了解静态随机存取存贮器的⼯作原理；掌握读写存贮器的⽅法。
⼆.实验内容
实验仪的存贮器MEM单元选⽤⼀⽚静态存贮器6116（2K×8bit）存放程序和数据。
CE：⽚选信号线，低电平有效，实验仪已将该管脚接地。
OE：读信号线，低电平有效。
WE：写信号线，低电平有效。
A0..A10: 地址信号线。
I/O0..I/O7:数据信号线。
SRAM6116
存贮器挂在CPU的总线上，CPU通过读写控制逻辑，控制MEM的读写。实验中的读写控制逻辑如下图：
读写控制逻辑
M_nI/O⽤来选择对MEM还是I/O读写，M_nI/O = 1，选择存贮器MEM；M_nI/O = 0，选择I/O设备。nRD = 0为读操作；nWR = 0为写操作。对MEM、I/O的写脉冲宽度与T2⼀致；读脉冲宽度与T2+T3⼀致，T2、T3由CON单元提供。
存贮器实验原理图
存贮器数据信号线与数据总线DBus相连；地址信号线与地址总线ABus相连，6116的⾼三位地址A10..A8接地，所以其实际容量为256字节。
数据总线DBus、地址总线ABus、控制总线CBus与扩展区单元相连，扩展区单元的数码管、发光⼆极管上显⽰对应的数据。
IN单元通过⼀⽚74HC245(三态门)，连接到内部数据总线iDBus上，分时提供地址、数据。MAR由锁存器（74HC574，锁存写⼊的地址数据）、三态门（74HC245、控制锁存器中的地址数据是否输出到地址总线上）、8个发光⼆极管（显⽰锁存器中的地址数据）组成。
计算机组成原理实验2
6.2 运算器模块
运算器模块(ALU)主要由累加器A(74198)运算器 ALU(74181x2)、累加器暂存器ACT(74377)、暂 存器TMP(74373)、输出缓冲器BUFFER(74245)， 以及进位产生线路、累加器判零线路等构成。
(1).指令寄存器
指令部件模块中的指令寄存器共16位，分IR1 和IR2，用来接收和寄存内部数据总线IDB上的指 令信息。IR1采用74377，IR2采用74374，它们 都是8位的寄存器，但工作方式不同。当IR1(U11) 的接数控制端GI为低电平且它的接数控制脉冲端 CI出现电平正跳变时接数，它的输出不受控制，作 为I7~I0被直接引出，以供使用。
(2).KA、KB、KC 、KR置为L、R、R、R，这种 组合的运算器结构如图6-5(b)。如果不使用寄存 器堆，则它简化为如图6-5(f)。 (3).KA、KB、KC 、KR置为R、L、L、L，这种 组合的运算器结构如图6-5(c)。 (4).KA、KB、KC 、KR置为L、R、R、L，这种 组合的运算器结构如图6-5(d)
IR2(U10)是三态输出的8位寄存器。当它的接 数控制脉冲端CL出现电平正跳变时接数，当它的输 出控制OI为低电平输出，OI为高电平时IR2输出呈 高阻。
由于模块仅将IR1的状态(I7~I0)引出，故无论 单字节或双字节指令，不仅操作码必须由IR1提供, 而且对于寄存器堆操作类指令，寄存器选择段也必 须由IR1提供,这点在设计指令格式时应予以注意。
计算机组成原理实验指导书-CPTH
DJ-CPTH
计算机组成原理实验系统
实验指导
阜阳师范学院计算机与信息学院
2008年3月
目录
目录 (1)
实验一认识实验装置 (2)
实验二寄存器实验 (10)
实验三运算器实验 (18)
实验四数据输出和移位实验 (22)
实验五存储器实验 (26)
实验六uPC和PC 实验 (32)
实验七微程序存储器uM实验 (37)
实验八模型机综合实验一 (39)
实验九模型机综合实验二 (46)
实验十微程序设计实验 (55)
实验十一扩展实验 (60)
附录1：CPTH 集成开发环境使用 (63)
附录2：指令/微指令表(insfile1.mic) (68)
附录3：实验用芯片介绍 (79)
实验一认识实验装置
实验目的：了解实验仪的特点及组成；掌握实验仪键盘的使用。
实验器材：DJ-CPTH实验仪
实验要求：
1、认真填写预习报告，包括对实验仪器组成的理解、实验操作步骤等。
2、实验之后写出实验报告，包括实验过程中遇到的问题，解决方法，实验后的心得体会及对
该次实验的建议与意见。
实验原理及步骤：
一、DJ-CPTH特点
1、采用总线结构
总线结构的计算机具有结构清晰，扩展方便等优点。DJ-CPTH实验系统使用三组总线即地址总线ABUS、数据总线DBUS、指令总线IBUS和控制信号，CPU、主存、外设和管理单片机等部件之间通过外部数据总线传输，CPU内部则通过内部数据总线传输信息。各部件之间，通过三态缓冲器作接口连接，这样一方面增强总线驱动能力，另一方面在模型机停机时，三态门输出浮空，能保证不管模型机的CPU工作是否正常，管理单片机总能读/写主存或控存。
计算机组成原理 总线系统
衡量总线性能的重要指标—总线带宽
总线带宽：总线本身所能达到的最高传输速率，单位：兆字节 每秒(MB/s)。实际带宽会受到总线布线长度、总线驱动器/接收 器性能、连接在总线上的模块数等因素的影响
【例1】(1)某总线在一个总线周期中并行传送4个字节的数据， 假设一个总线周期等于一个总线时钟周期，总线时钟频率为 33MHz，则总线带宽是多少? (2)如果一个总线周期中并行传送 64位数据，总线时钟频率升为66MHz，则总线带宽是多少?
接 口
I/O接口模块框图 一个标准接口可能连接一个设备，也可能连接多个设备
系统总线接口 外部设备接口
数据线
数据寄存器 状态/控制寄存器
外设 接口逻辑
地址线 控制线 I/O地址译码 与控制
外设 接口逻辑
数据 状态 控制
数据 状态 控制
4. 典型接口具备的功能：
(1).控制--接口靠指令信息控制外围设备的动作 (2).缓冲--接口在外围设备和其他部件之间用作一个缓冲器，以 补偿各种设备在速度上的差异 (3).状态--接口监视外围设备的工作状态并保存状态信息，供CPU 询问外围设备时进行分析之用
[解 ]
(1)设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总 线周期传送的数据量用D表示，根据定义可得 Dr = D/T = D×1/T = D×f =4B×33×106/s=132MB/s (2)64位=8B， Dr= D×f =8B×66×106/s=528MB/s
计算机组成原理实验报告
计算机组成原理实验报告
计算机组成原理实验报告
姓名：
专业：计算机科学与技术
学号：
计算机组成原理实验（⼀）
实验题⽬：时标系统的设置和组合成绩：
⼀、实验⽬的
1、了解时标系统的作⽤
2、会设计、组装简单的时标发⽣器⼆、实验内容
参照时标系统的设计⽅法，⽤组合逻辑⽅法设计⼀个简单的节拍脉冲发⽣器，产⽣图1-6所⽰的节拍脉冲，并⽤单脉冲验证设计的正确性。在实验报告中画出完整电路，写出1W 、0W 和1N 的表达式。
图1-6 简单的节拍脉冲发⽣器⼀周期的波形
设计提⽰：
1、由波形图求出节拍脉冲1W 和0W 的表达式，进⽽组合成1N 的表达式。
2、注意节拍电平1T 和0T 的翻转时刻应在0M 下降沿与M 的上升沿同时出现的时刻。
3、注意D 触发器的触发翻转要求。三、实验仪器及器材
1、计算机组成原理实验台和+5V 直流稳压电源
2、集成电路由附录A “集成电路清单”内选⽤四、实验电路原理（实验电路原理图）
时标系统主要由时钟脉冲发⽣器、启停电路和节拍脉冲发⽣器三部分组成成，结构如图1-1所⽰。
图1-1 时标系统组成
1、时钟脉冲发⽣器
主要由振荡电路、分频电路组成，其作⽤是产⽣⼀定频率的时钟脉冲，作为计算机中基准时钟信号。如图1-2所⽰。
图1-2 时钟脉冲发⽣器组成
2、启停电路
计算机是靠⾮常严格的节拍脉冲，按时间的先后次序⼀步⼀步地控制各部件⼯作的，所以，机器启停的标志是有⽆节拍脉冲，⽽控制节拍脉冲按⼀定的时序发⽣和停⽌，不能简单地⽤电源开关来实现。如图1-3所⽰。
图1-3 简单的启停电路
为了使机器可靠地⼯作，要求启停电路在机器启动或停机时，保证每次从规定的第⼀个脉冲开始启动，到最后⼀个脉冲结束才停机，并且必须保证第⼀个和最后⼀个脉冲的波形完整。如图1-4所⽰。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
池州学院数学计算机科学系实验报告
专业：计算机科学与技术班级：实验课程：计算机组成原理
姓名：学号：实验室：硬件实验室
同组同学：
实验时间：2013年5月29日指导教师签字：成绩：
系统总线和具有基本输入输出功能的总线接口实验一实验目的和要求
1.理解总线的概念及其特性。
2.掌握控制总线的功能和应用。
二实验环境
PC机一台，TD-CMA 实验系统一套
三实验步骤及实验记录
按图连接电路
首先将时序与操作台单元的开关KK1、KK3置为‘运行’档，开关KK2置为‘单拍’档，按动CON单元的总清按钮CLR，并执行下述操作。
①对MEM进行读操作（WR=0，RD=1，IOM=0），此时E0灭,表示存储器读功能信号有效。
②对MEM进行写操作（WR=1，RD=0，IOM=0），连续按动开关ST，观察扩展单元数据指示灯，指示灯显示为T3时刻时，E1灭,表示存储器写功能信号有效。
③对I/O进行读操作（WR=0，RD=1，IOM=1），此时E2灭,表示I/O读功能信号有效。
④对I/O进行写操作（WR=1，RD=0，IOM=1），连续按动开关ST，观察扩展单元数据指示灯，指示灯显示为T3时刻时，E3灭,表示I/O写功能信号有效。
四实验结果与分析