EDA精品课程试卷答案4

《EDA 技术》模拟试卷四
参考答案
一、（每小题2分）
1、电子设计自动化；
2、电路的外部接口
2、 顺序语句、并行语句
3、 常量、信号、变量
4、 注释
5、 行为描述、结构描述、寄存器描述；
6、 SIGNAL DA TA ：INTEGER
7、 信号CLK 的上升沿
9、文本输入、图形输入、波形输入
10、VHD
二、（每小题4分）
1
2
三、1 改为: B:=A; END IF;（4分）
2 改为: SIGNAL A,B,C:INTEGER; END ONE; （4分）
四、 l 功能为四选一数据选择器（4 分），画出图形（4分）
2 功能为八位寄存器（4分），画出图形（4分）
BUFIN
MUX
MUX
五、程序如下：（16分）
LIBRARY IEEEE；
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY TI5 IS
PORT(A,B,C: IN STD_LOGIC;
OUTPUT: OUT STD_LOGIC);
END TI5;
ARCHITECTURE ART OF TI5 IS
BEGIN
OUTPUT<=(A NAND B) NAND ((NOT A ) NAND C );
END ART;
六、（16分）
Library ieee;
Use ieee.std_logic_1164.all;
Use ieee.std_logic_unsigned.all;
Entity btod is
Port(A : in std_logic_vector(3 downto 0);
Y : out std_logic_vector(6 downto 0));
End btod;
Architecture a1 of btod is
Begin
Process(d)
Begin
Case A is
when "0000“ => Y<= "0111111”; --0
when "0001“ => Y<= " 0000110”; --1
when "0010“ => Y<= " 1011011”; --2
when "0011“ => Y<= " 1001111” ;--3
when "0100“ => Y<= " 1100110” ;--4
when "0101“ => Y<= " 1101101” ;--5
when "0110“ => Y<= " 1111101”; --6
when "0111“ => Y<= " 0000111”; --7
when “1000“ => Y<= “1111111 ”; --8
when “1001“ => Y<= " 1101111” ;--9
End case;
End process;
End a1;
七、（16分）
LIBRARY ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
ENTITY CNT24 IS
PORT(clk,reset : IN STD_LOGIC;
enhour : OUT STD_LOGIC;
daout: out std_logic_vector (6 downto 0)); END entity CNT24;
ARCHITECTURE fun OF CNT24 IS
SIGNAL count: STD_LOGIC_VECTOR( 6 downto 0); BEGIN
daout <= count;
process ( clk,reset,sethour)
begin
if (reset='0') then
count <= "0000000";
elsif (clk' event and clk='1') then
if (count(3 downto 0)="1001") then
if (count <16#24#) then
if (count="0100100") then
enhour<='1'; count<="0000000";
ELSE
count<=count+7;
end if;
else
count<="0000000";
end if;
elsif(count <16#24#) then
count <= count + 1;
enhour<='0' after 100 ns;
else
count<="0000000";
end if;
end if;
end process;
END fun;。