DSP原理及应用(杨风开)考试复习重点及课后部分习题答案
DSP原理及应用课后习题答案
DSP原理及应用课后习题答案简述DSP芯片的主要特点哈彿结构•一将程序和数据存储在不同的存赭空河中.即程序存储器和数据存储器足两个相互独立的存赭器.毎个存储器独立编址.独立访问.多总线结构…保证在一个机器周期内可以多次访问程序存僦空何和数据存储空何.揣令系统的流水线操作••减少描令执行时仙・增强处理器的处理能力•取址.译码.取操作和执行四个阶段。
少用的礎件乘法器••使乘法累加运畀能在单个周期内完成.特殊的DSP描令.抉速的描令周期、玦件配18强。
详细描述冯诺依曼结构和哈佛结构，并比较不同？河诺依曼结构••数据和程序共用总线和存储空间.在某一时刻.只能谀写程序或者饯写数据.将播令.数据、地址存储在同一个存储器统一編址.依鏗折令计数器提供的地址来区分是描令•数据还是地址•取揣令和IR操作数都访问同一存鯨器.数据吞叶率低.哈佛结构••一将程用和数据存储在不同的存赭空徇中.即程序存储器和数据存储器足两个相互独立的存锚器.每个存储器独立编址.独立访问.改进的还允许在程序存储空何和数据存赭空何之间相互传送数据。
DSP系统的设讣过程？确定DSP系统设计的性能描标进行览浓优化与模拟：选择DSP芯片和外用芯片：进行皱件电路的设计：进行软件设计: 逬行软硕件综合调试.请描述TMS320C54X的总线结构？C54X采用先进的哈佛结沟并具有八组总线•其曲立的程序总线和数据总线允许同时渎取描令和操作数.实现高度的并行操作’ 程序总线PB传送从程序存储器来的指令代码和立即数.3组数据总线连按各种元器件.CB和DB总线传送从数据存储器读出的操作数.EB总线传送写入到存储器中的数据•(1分)4组地址总线PAB\CAB\DAB\E.AB传送执行抬令所滞的地址。
TMS320C54X片内存储器一般包括哪些种类？如何配置片内存储器？C54X片内存僦器一般包括两种类型：ROM(只优存锚器).RAM｛随机访何存储器人RAM又町分为双访何DARAM和单访问SARAM .简述TMS320C54X芯片的CPU外组成部分及其功能。
DSP技术及应用课后部分习题答案
第二章3.简述TI公司C2000/C5000/C6000系列DSP的特点及主要用途?1．C2000系列DSP控制器，具有良好的性能集成Flosh存储器，高速A/D 转换器以及可靠的CAN模块，主要应用于数字化控制.用途：工业驱动,供电、OPS。
2．C5000系列杰出的性能和优良的性能价格比，广泛应用，尤其在通信领域.IP电话机和IP电话网关.3．C6000系列采用指令集以及流水应用，使许多指令得以运行,推出三个系列.用途：数字通信和图像处理.5.TMS320C54X芯片的CPU主要由哪些部分构成?①先进的多总线结构（1条程序总线、3条数据总线、4条地址总线）②40位算术逻辑运算单元（ALU），包括1个40位桶形移位寄存器和2个独立的40位累加器③17x17位并行乘法器,与40位专用加法器相连,用于非流水线式单周期乘法/累加（MAC）运算④比较、选择、存储单元(CSSU），用于加法/比较选择⑤指数编码器，可以在单个周期内计算40位累加器中数值的指数⑥双地址生成器,包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）6.简述TMS320C54X芯片的程序空间7.简述TMS320C54X芯片的中断系统（P42）答：2.中断处理步骤（1) 接受中断请求；（2）应答中断；（3)执行中断服务程序（ISR)9.TMS320C54x 有哪几种基本的数据寻址方式①立即寻址②绝对寻址③累加器寻址④直接寻址⑤间接寻址⑥存储器映像寄存器寻址⑦堆栈寻址10.使用循环寻址时，必须遵循的3个原则是什么?试举例说明循环寻址的用法。
（P60）答:1.把循环缓冲区的首地址放在符合上述算法的N的边界地址上2、使用一个小于或等于缓冲区大小的步长3、在开始寻址前，辅助寄存器必须指向循环缓冲区内的一个元素举例：LD * +AR1(8）a％, ASTL A，＊+AR1(8）%;11。
TMS320C54x的指令集包含了哪几种基本类型的操作？答:数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、并行操作指令和重复操作指令12.汇编语句格式包含哪几种部分?编写汇编语句需要注意哪些问题？答: [标号］［：］空格[助记符］空格[操作数]空格［；注释］1、所有的语句必须以一个标号、空格、星号或分号开始。
[DOC]-DSP原理及应用试卷答案
![[DOC]-DSP原理及应用试卷答案](https://img.taocdn.com/s3/m/a1342241a8114431b90dd891.png)
[DOC]-DSP原理及应用试卷答案DSP原理及应用试卷答案通信系《DSP原理及应用》期末考试题(答案)一、填空题(每空2分，共20分)1、在C语言和C55x汇编语言的混合程序设计中，C函数的参数和返回值传递到C55x的寄存器中。
在函数“long func(int *p1, int i2, int i3, inti4)”中，*p1传递到 AR0 寄存器，i2传递到 T0 寄存器，i4传递到 AR1 寄存器，返回值由 AC0 寄存器传递。
2、汇编语言“mov *AR0，AC0”使用的寻址方式是间接寻址模式，“mov#0x3，DPH”使用的寻址方式是直接寻址模式，“mov *(#0x011234)，T2”使寻址方式是绝对寻址模式。
用的3、指令执行前AC0的值是0012345678，那么汇编语句“AND #0x7f，AC0”，执行之后，AC0的值是 0000000078 。
4、C55x 的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器如何将输入段组合成输出段，以及在存储器何处存放输出。
MEMORY命令的主要作用是定义目标系统的存储器配置图，包括对存储器各部分的命名，以及规定它们的起始地址和长度。
二、简述题(共40分)1、根据你的理解，试列举 DSP 芯片的特点,(5分)答:哈佛结构;多总线结构;指令系统的流水线操作;专用的硬件乘法器;特殊的DSP指令;快速的指令周期;丰富的外设2、TMS320C55x 芯片的总线结构有何特点，主要包括哪些总线,它们的功能是什么,(6分)答:TMS320C55x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。
采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。
独立的程序总线和数据总线允许CPU同时访问程序指令和数据。
包括12条总线，分别是:PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。
dsp原理及应用课后习题答案
dsp原理及应用课后习题答案DSP原理及应用课后习题答案一、选择题1. DSP是指数字信号处理的缩写。
它是一种通过对数字信号进行算法处理来实现信号的分析、处理和合成的技术。
2. DSP系统的基本组成包括：输入设备、数字信号处理器、存储器、输出设备。
3. DSP系统的主要应用领域包括：通信、音频处理、图像处理、雷达信号处理等。
4. 在DSP系统中，信号经过A/D转换器转换为数字信号，然后经过数字信号处理器进行算法处理，再通过D/A转换器转换为模拟信号输出。
5. DSP系统的优势包括：灵活性高、可编程性强、抗干扰能力强、体积小、功耗低等。
二、判断题1. DSP系统只能处理数字信号，不能处理模拟信号。
- 错误2. DSP系统的输入设备可以是模拟信号，也可以是数字信号。
- 正确3. DSP系统的存储器主要用于存储算法和数据。
- 正确4. DSP系统的输出设备只能输出数字信号，不能输出模拟信号。
- 错误5. DSP系统的应用领域主要集中在通信和音频处理领域。
- 错误三、简答题1. 请简要介绍DSP系统的工作原理。
DSP系统的工作原理是将输入信号经过A/D转换器转换为数字信号，然后通过数字信号处理器进行算法处理，最后通过D/A转换器将数字信号转换为模拟信号输出。
整个过程中，数字信号处理器根据预设的算法对数字信号进行运算和处理，实现信号的分析、处理和合成。
2. DSP系统相比于传统的模拟信号处理系统有哪些优势？DSP系统相比于传统的模拟信号处理系统具有以下优势：- 灵活性高：DSP系统可以通过改变算法和参数来适应不同的信号处理任务，具有较高的灵活性。
- 可编程性强：DSP系统的处理算法可以通过软件编程来实现，方便修改和升级。
- 抗干扰能力强：DSP系统采用数字信号处理的方式，对于干扰信号具有较强的抑制和抗干扰能力。
- 体积小：DSP系统采用数字集成电路实现，体积相对较小，适合于集成和嵌入式应用。
- 功耗低：DSP系统的功耗相对较低，适合于移动设备和电池供电的应用。
DSP原理及应用-(修订版)--课后习题答案
第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。
(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4)用通用的可编程 DSP 芯片实现。
与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的 DSP 芯片实现。
在一些特殊的场合，要求的信号处理速度极高，用通用 DSP 芯片很难实现（ 6）用基于通用 dsp 核的asic 芯片实现。
2、简单的叙述一下 dsp 芯片的发展概况？答：第一阶段， DSP 的雏形阶段（ 1980 年前后）。
代表产品： S2811。
主要用途：军事或航空航天部门。
第二阶段， DSP 的成熟阶段（ 1990 年前后）。
代表产品： TI 公司的 TMS320C20主要用途：通信、计算机领域。
第三阶段， DSP 的完善阶段（ 2000 年以后）。
代表产品：TI 公司的 TMS320C54 主要用途：各个行业领域。
3、可编程 dsp 芯片有哪些特点？答： 1、采用哈佛结构（ 1）冯。
诺依曼结构，（ 2）哈佛结构（ 3）改进型哈佛结构2、采用多总线结构 3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的 dsp 指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。
诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯。
诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
dsp原理及应用试卷及答案
dsp原理及应用试卷及答案【篇一：dsp原理及应用_复习题】ass=txt>1．累加器a分为三个部分，分别为。
1．ag,ah,al2．tms320vc5402型dsp的内部采用2．8,163．tms320vc5402型dsp采用总线结构对程序存储器和数据存储器进行控制。
3．哈佛4．tms329vc5402型dsp有个辅助工作寄存器。
4．8个5．dsp处理器tms320vc5402中daram的容量是字。
5．16k字6．ti公司的dsp处理器tms320vc5402pge100有___________个定时器。
6．27．在链接器命令文件中，page １通常指________存储空间。
7．数据8．c54x的中断系统的中断源分为_______中断和____ ____中断。
8．硬件、软件1．ti公司dsp处理器的软件开发环境是__________________。
1．答：ccs(code composer studio)2．dsp处理器tms320vc5402外部有___________根地址线。
2．答：20根3．直接寻址中从页指针的位置可以偏移寻址3．答：1284．在链接器命令文件中，page 0通常指________存储空间。
4．答：程序5．c54x系列dsp处理器中，实现时钟频率倍频或分频的部件是_____________。
5．答：锁相环pll6．tms320c54x系列dsp处理器上电复位后，程序从指定存储地址________单元开始工作。
6．答：ff80h7．tms320c54x系列dsp处理器有_____个通用i/o引脚，分别是_________。
7．答：2个，bio和xf8．dsp处理器按数据格式分为两类，分别是；。
8．答：定点dsp和浮点dsp9．tms329vc5402型dsp的st1寄存器中，intm位的功能是。
9．答：开放/关闭所有可屏蔽中断10．ms320c54x dsp主机接口hpi是________位并行口。
DSP原理及应用课后习题答案
简述DSP芯片的主要特性之阳早格格创做哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.多总线结构---包管正在一个呆板周期内不妨多次考察步调死存空间战数据死存空间.指令系统的流火线支配--缩小指令真止时间，巩固处理器的处理本领.与址，译码，与支配战真止四个阶段.博用的硬件乘法器--使乘法乏加运算能正在单个周期内完毕.特殊的DSP指令、赶快的指令周期、硬件摆设强.仔细形貌冯诺依曼结媾战哈佛结构，并比较分歧？冯诺依曼结构--数据战步调共用总线战死存空间，正在某一时刻，只可读写步调大概者读写数据.将指令、数据、天面死存正在共一个死存器统一编址，依赖指令计数器提供的天面去区别是指令‘数据仍旧天面，与指令战与支配数皆考察共一死存器，数据吞吐率矮.哈佛结构----将步调战数据死存正在分歧的死存空间中，即步调死存器战数据死存器是二个相互独力的死存器，每个死存器独力编址，独力考察.矫正的还允许正在步调死存空间战数据死存空间之间相互传递数据.DSP系统的安排历程?决定DSP系统安排的本能指标；举止算法劣化与模拟；采用DSP芯片战中围芯片；举止硬件电路的安排；举止硬件安排；举止硬硬件概括调试.请形貌TMS320C54x的总线结构？C54X采与进步的哈佛结构并具备八组总线, 其独力的步调总线战数据总线允许共时读与指令战支配数，真止下度的并止支配.步调总线PB传递从步调死存器去的指令代码战坐时数.3组数据总线对接百般元器件.CB战DB总线传递从数据死存器读出的支配数，EB总线传递写进到死存器中的数据.(1分)4组天面总线PAB\CAB\DAB\EAB传递真止指令所需的天面.TMS320C54x片内死存器普遍包罗哪些种类？怎么样摆设片内死存器？C54X片内死存器普遍包罗二种典型：ROM(只读死存器)，RAM(随机考察死存器).RAM又可分为单考察DARAM战单考察SARAM.简述TMS320C54X芯片的CPU各组成部分及其功能.CPU状态战统造寄存器：用于树坐百般处事条件战处事办法的状态以及死存器摆设状态战统造疑息.40位算术逻辑单元、40位乏加器A战B：二者共共完毕算术运算战逻辑运算.桶形移位寄存器：使处理器能完毕数字定标，位提与，对付乏加器举止归一化处理等支配.乘法器/加法器单元：正在单周期内完毕一次乘法乏加运算.比较采用战死存单元：是博门为Viterbi算法安排的加法，比较，采用支配的硬件单元.指数编码器：用于支援单周期指令EXP的博用硬件.TMS320C54x死存器包罗哪几个空间？64k步调死存空间：步调指令战步调中所需的常数表格64k数据死存空间：死存需要步调处理的数据大概步调处理后的截止64kI/O死存空间:死存与中部死存器映像的中设接心TMS320C54x有几种状态战统造寄存器？它们的功能？状态寄存器ST0 战状态寄存器ST1： 0战1包罗了百般处事条件战处事办法的状态处理器办法状态寄存器PMST：包罗了死存器摆设状态战统造疑息TMS320C54x的片内中设有哪些？以及它们的功能？通用I/O引足：扩展中部死存器；定时器：用于周期性的爆收中断战周期输出；时钟爆收器：为C54X提供时钟旗号；主机接心：中部主机大概主处理器不妨通过HPI接心读写C54X的片内RAM，进而大大普及数据接换本领；串止心：那些串心可提供齐单工，单背的通疑功能，可与编解码器，串止AD变换器战其余串止器件通疑，也不妨用于微处理器之间的通疑.硬件可编程等待状态爆收器：它不妨将中部总线周期扩展到14个呆板周期，以使C54X与矮速中部设备接心；可编程分区变换逻辑：它允许C54X正在中部死存器分区之间切换时不需要中部为死存器插等待状态.TMS320C54x提供哪几种数据觅址办法？怎么样觅址的？坐时数觅址：指令中有一个牢固的坐时数 LD #0，ARP 千万于觅址：指令中有一个牢固的天面（16位）：数据死存器觅址dmad 步调死存器觅址pmad端心天面PA觅址，*（lk）觅址乏加器觅址：按乏加器的真质动做天面去考察步调死存器中的一个单元READA Smem间接觅址：指令编码中含有的7位天面DP大概SP所有合成数据死存器中支配数的本质天面间接觅址：通过辅帮寄存器觅址单支配数觅址战单支配数觅址死存器映射寄存器MMR觅址：建改死存器映射寄存器的值，而不效率目前数据页里指针DP战目前堆栈指针SP 的值堆栈觅址：把数据压进大概弹出系统堆栈.正在循环觅址办法中，怎么样决定循环慢冲的起初天面、若慢冲大小32，其起初天面从哪开初？循环觅址中，循环慢冲区大小寄存器用于决定循环慢冲区的大小.大小为R的循环慢冲区必须从一个N位鸿沟开初，XXXX XXXX XX00 0000开初单数据死存器支配数间接觅址使用哪几种典型，所用辅帮寄存器只可是那几个，其特性是？*ARx、*ARx-、*ARx+、*ARx+0% 只可使用AR2、AR3、AR4、AR5.正在一个呆板周期内通过二个16位数据总线读二个支配数，大概者一次读一次写.汇编器战链接器怎么样对付段举止管造？汇编器通过段位指令自动辨别各个段，并将段名相共的语句汇编正在所有.链接器：对付汇编器爆收的COFF目标文献中的各段动做输进端，当有多个文献举止链接时，将输进段拉拢起去，正在可真止的COFF输出模板中建坐各个输出端；链接器为输出段采用死存器天面.汇编步调中的真指令有什么效率？其中段定义真指令有哪些？初初化段战终初化段有何辨别？对付汇编器、链接器有要害的指示效率，包罗段定义、条件汇编、文献引用、宏定义.text--存搁步调代码 .data---存搁初初化了的数据 .bss---存搁已初初化的变量 .sect ‘称呼’---定义一个有名段，搁初初化了的数据大概步调代码.已初初化段主要用去正在死存器中死存空间，不本质真质.已初初化段包罗可真止代码大概已初初化数据，搁正在目标文献中，加载步调再搁到C54x死存器中.链接下令文献有什么效率？MEMORY战SECTIONS真指令的效率？链接下令文献用去为链接器提供链接疑息，可将链接支配所需的疑息搁正在一个文献中，正在多次使用相共的链接疑息，便当调用.链接器要决定输出端应调配到死存器的位子，最先需要一个目标死存器的模型，MEMORY指令便是指定目标死存器的模型，SECTIONS真指令的效率：证明怎么样将输进段拉拢成输出段；正在可真止文献中定义输出段；指定输出段正在死存器中存搁的位子；允许对付输出段沉新命名.TMS320C54x CPU接支到可屏蔽的硬件中断时，谦足哪些条件才搞赞同中断？劣先级最下中断，当共时有几个硬件哀供中断时，C54x根据劣先级举止赞同；状态寄存器ST1中的INTM位是0，表示允许可屏蔽中断；中断屏蔽寄存器IMR中相映的位是1.TMS320C54x 的中断背量表是怎么样沉定义的？DSP复位时，中断背量表的起初天面牢固为0FF80H，复位后，中断背量可沉新被映像到步调死存器的所有一个128子页的场合（除死存天区中），中断背量天面由PMST中的中断背量指针IPTR（9位）战中断背量号（0~31）左移二位后组成.简述非延缓分支变化与延缓分支变化的分歧.非延缓分支变化：正在指令流火线中先扫除分支指令后里已读进的一个单字指令大概二个单字指令，而后再举止分支变化；延缓分支变化：跟正在分支指令后的一个单字指令大概二个单字指令先真止，而后举止分支变化. 、简述TMS320C54X定时器组成及功能，并介绍初初化定时器步调？定时器由三个死存器映象寄存器组成：TIM，PRD，TCR TIM是定时器寄存器，每计数一次自动减1；PRD是定时器周期寄存器，当TIM减为0后，CPU自动将PRD的值拆进TIM；TCR是定时器统造寄存器，包罗定时器的统造战状态位.初初化定时器的步调有：将TCR中的TSS位子1，停止定时器处事；拆进PRD的值；沉新拆进TCR，以初初化TDDR战开用定时器；使TSS浑0以接通CLKOUT旗号，使TRB置位以便TIM减到0后从新拆进定时器时间常数.简述TMS320C54X时钟爆收器的组成及功能.C54X 的时钟爆收器包罗一个里里振荡器战一个锁相环电路. 功能是为C54x提供时钟旗号.C54X支援硬件堆栈，简述堆栈的定义及初初化步调.a)声明具备适合少度的已初初化段；b) 将堆栈指针指背栈底； c) 正在链接下令文献中将堆栈段搁进里里数据死存区.简述TMS320C54X使能定时器中断步调.a) 对付IFR中的TINT位子1，扫除往日的定时器中断；b) 对付IMR中的TINT位子1，开搁定时中断；c) 使ST1中的INTM位浑0，开搁所有的中断.TMS320C54X芯片的流火线公有几个支配阶段？每个阶段真止什么任务？完毕一条指令皆需要哪些支配周期？下述6个周期预与址P：正在T1呆板周期内，将PC中的真质加载步调天面总线PAB与指F：正在T2呆板周期内，从选中的步调死存器单元中，与出指令字并加载到步调总线PB上译码D：正在T3呆板周期内，将PB的真质拆进指令寄存器，将指令字译成简曲支配觅址A：正在T4呆板周期内，觅址支配数，数据1读天面加载数据天面总线DAB，数据2读天面加载数据天面总线CAB，并革新辅帮寄存器间接觅址办法战堆栈指针.读数R：正在T5周期内，数据1加载到数据总线DB，数据2加载到数据总线CB，若需要，数据3写天面加载数据天面总线EAB.真止X：正在T6呆板周期内，CPU按支配码央供真止指令，并将数据3加载到EB，写进指定死存单元，中断原条指令.线性慢冲法：对付于少度为N的FIR 滤波器，正在数据死存器中开辟一个N单元的慢冲区.存搁最新的N个样原；滤波时从最老的样原开初，出读一个样原后，将此样原背下移位；读完终尾一个样原后，输进最新样原至慢冲区的顶部.循环慢冲法：对付于N级FIR滤波器，正在数据死存中开辟一个称为滑窗的具备N个单元的循环慢冲区，滑窗中存搁最新的N个输进样原值，屡屡输进新的样原时，新的样原将改为滑窗中最老的数据，其余数据则不需要移动系数对付称FIR滤波器的C54x的真止步调：1.正在数据死存器中开辟二个循环慢冲区：2并止运算：共时利用D总线战E总线，D总线用去真止加载大概算术运算，E总线用去存搁先前的截止.正在不引起硬件资材辩论的情况下，C54x允许某些指令并止真止，以普及真止速度.并止加载------死存指定（乘法指令）...并止死存--------乘法指令（加/减指令）.。
DSP原理及应用考试卷答案 (1)
1、对于TMS320C54x系列DSP芯片，下列说法正确的是 ( C )(A) 专用型DSP （B）32位DSP (C) 定点型DSP (D) 浮点型DSP2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是 (B )A.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0B.需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1C.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0D.需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置13、若链接器命令文件的MEMORY部分如下所示：MEMORY{PAGE 0: PROG: origin=C00h, length=1000hPAGE 1: DATA: origin=80h, length=200h}则下面说法不正确的是（A）A、程序存储器配置为4K字大小B、程序存储器配置为8K字大小C、数据存储器配置为512字大小D、数据存储器取名为DATA5、C54X DSP的流水线是由（ B ）级（也即是由多少个操作阶段）组成。
(A) 4 (B) 6 (C) 8 (D) 106、假定AR3中当前值为200h，AR0中的值为20h，下面说法正确的是（）A、在执行指令*AR3+0B后，AR3的值是200h；B、在执行指令*AR3-0B后，AR3的值为23Fh；C、在执行指令*AR3-0B后，AR3的值是180h；7、下面对一些常用的伪指令说法正确的是：（ D ）A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号；B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号；C、.sect命令定义的段是未初始化的段；D、.usect命令定义的段是未初始化的段。
8、在采用双操作数的间接寻址方式时，要使用到一些辅助寄存器，在此种寻址方式下，下面的那些辅助寄存器如果使用到了是非法的（ D ）A、AR2B、AR4C、AR5D、AR6二、填空题(每空2分，共20分)1、DSP芯片按照其用途分类，可以分为通用型和专用型两种。
DSP原理及应用_复习题(精)
一．填空题（本题总分12分，每空1分）1．累加器A分为三个部分，分别为AG,AH,AL2．TMS320VC5402型DSP的内部采用 8 条 16 位的多总线结构。
3．TMS320VC5402型DSP采用哈佛总线结构对程序存储器和数据存储器进行控制。
4．TMS329VC5402型DSP有 8 个辅助工作寄存器。
5．DSP处理器TMS320VC5402中DARAM的容量是 16K 字。
6．TI公司的DSP处理器TMS320VC5402PGE100有_____2______个定时器。
7．在链接器命令文件中，PAGE １通常指_数据_______存储空间。
8．C54x的中断系统的中断源分为__硬件_____中断和____软件____中断。
1．TI公司DSP处理器的软件开发环境是__ CCS(Code Composer Studio________________。
2．DSP处理器TMS320VC5402外部有_____20______根地址线。
3．直接寻址中从页指针的位置可以偏移寻址 128 个单元。
4．在链接器命令文件中，PAGE 0通常指_程序_______存储空间。
5．C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是_锁相环PLL____________。
6．TMS320C54x系列DSP处理器上电复位后，程序从指定存储地址FF80h __单元开始工作。
7．TMS320C54x系列DSP处理器有__2___个通用I/O引脚，分别是__ BIO和XF _______。
8．DSP处理器按数据格式分为两类，分别是__定点DSP和浮点DSP _____9．TMS329VC5402型DSP的ST1寄存器中，INTM位的功能是开放/关闭所有可屏蔽中断。
10．MS320C54X DSP主机接口HPI是__8______位并行口。
1.在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：_无延迟分支转移，延迟分支转移__3.C54x的程序中，“.bss”段主要用于_为变量保留存储空间______________。
DSP原理及应用课后答案
第二章3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？当OVLY= 0 时，程序存储空间不使用内部RAM。
当OVLY= 1 时，程序存储空间使用内部RAM。
内部RAM 同时被映射到程序存储空间和数据存储空间。
当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。
DROM=0：0000H~3FFFH——内部RAM ；4000H~FFFFH——外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。
4 、TMS320C54x 芯片的片内外设主要包括哪些电路？①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB；⑥执行X。
执行指令，写数据加载EB。
6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。
由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。
DSP应用技术教程 部分习题答案(DOC)
《TMS320C54x DSP应用技术教程》部分习题答案注意：未提供的参考答案习题（因考试为开卷形式，部分在课堂讲过，部分需要自行思考归纳总结或编程），请参考PPT和书上示例，自行解答。
第1章绪论1.简述Digital Signal Processing 和Digital Signal Processor 之间的区别与联系。
答：前者指数字信号处理的理论和方法，后者则指用于数字信号处理的可编程微处理器，简称数字信号处理器。
数字信号处理器不仅具有可编程性，而且其数字运算的速度远远超过通用微处理器，是一种适合于数字信号处理的高性能微处理器。
数字信号处理器已成为数字信号处理技术和实际应用之间的桥梁，并进一步促进了数字信号处理技术的发展，也极大地拓展了数字信号处理技术的应用领域。
2.什么是DSP技术？答：DSP技术是指使用通用DSP处理器或基于DSP核的专用器件，来实现数字信号处理的方法和技术，完成有关的任务。
5.数字信号处理的实现方法有哪些？答：参见P3-4 1.1.3节。
6.DSP的结构特点有哪些？答：哈佛结构和改进的哈佛结构、多总线结构、流水线技术、多处理单元、特殊的DSP指令、指令周期短、运算精度高、硬件配置强。
7.什么是哈佛结构和冯洛伊曼结构？它们有什么区别？答：参见P5-6 1.2.2节。
8.什么是哈佛结构和冯.诺依曼结构？它们有什么区别？答：DSP处理器将程序代码和数据的存储空间分开，各空间有自己独立的地址总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，这就是哈佛结构。
以奔腾为代表的通用微处理器，其程序代码和数据共用一个公共的存储空间和单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行的，这样的结构称为冯·诺伊曼结构。
采用哈佛结构，可同时取指令和取操作数，并行地进行指令和数据的处理，从而可以大大地提高运算的速度，非常适合于实时的数字信号处理。
而冯·诺伊曼结构当进行高速运算时，取指令和取操作数是分时操作的，这样很容易造成数据传输通道的瓶颈现象，其工作速度较慢。
DSP原理及应用课后习题答案
简述DSP芯片的次要特点之杨若古兰创作哈佛结构----将程序和数据存储在分歧的存储空间中，即程序存储器和数据存储器是两个彼此独立的存储器，每个存储器独立编址，独立访问.多总线结构---包管在一个机器周期内可以多次访问程序存储空间和数据存储空间.指令零碎的流水线操纵--减少指令履行时间，加强处理器的处理能力.取址，译码，取操纵和履行四个阶段.公用的硬件乘法器--使乘法累加运算能在单个周期内完成.特殊的DSP指令、快速的指令周期、硬件配置强.具体描述冯诺依曼结构和哈佛结构，并比较分歧？冯诺依曼结构--数据和程序共用总线和存储空间，在某一时刻，只能读写程序或者读写数据.将指令、数据、地址存储在同一个存储器统一编址，依附指令计数器提供的地址来区分是指令‘数据还是地址，取指令和取操纵数都访问同一存储器，数据吞吐率低.哈佛结构----将程序和数据存储在分歧的存储空间中，即程序存储器和数据存储器是两个彼此独立的存储器，每个存储器独立编址，独立访问.改进的还答应在程序存储空间和数据存储空间之间彼此传送数据.DSP零碎的设计过程?确定DSP零碎设计的功能目标；进行算法优化与模拟；选择DSP芯片和核心芯片；进行硬件电路的设计；进行软件设计；进行软硬件综合调试.请描述TMS320C54x的总线结构？C54X采取进步前辈的哈佛结构并具有八组总线, 其独立的程序总线和数据总线答应同时读取指令和操纵数，实现高度的并行操纵.程序总线PB传送从程序存储器来的指令代码和立即数.3组数据总线连接各种元器件.CB和DB总线传送从数据存储器读出的操纵数，EB总线传送写入到存储器中的数据.(1分)4组地址总线PAB\CAB\DAB\EAB传送履行指令所需的地址.TMS320C54x片内存储器普通包含哪些品种？如何配置片内存储器？C54X片内存储器普通包含两品种型：ROM(只读存储器)，RAM(随机访问存储器).RAM又可分为双访问DARAM和单访问SARAM.简述TMS320C54X芯片的CPU各构成部分及其功能.CPU形态和控制寄存器：用于设置各种工作条件和工作方式的形态和存储器配置形态和控制信息.40位算术逻辑单元、40位累加器A和B：两者共同完成算术运算和逻辑运算.桶形移位寄存器：使处理器能完成数字定标，位提取，对累加器进行归一化处理等操纵.乘法器/加法器单元：在单周期内完成一次乘法累加运算.比较选择和存储单元：是专门为Viterbi算法设计的加法，比较，选择操纵的硬件单元.指数编码器：用于撑持单周期指令EXP的公用硬件.TMS320C54x存储器包含哪几个空间？64k程序存储空间：程序指令和程序中所需的常数表格64k数据存储空间：存储须要程序处理的数据或程序处理后的结果64kI/O存储空间:存储与内部存储器映像的外设接口TMS320C54x有几种形态和控制寄存器？它们的功能？形态寄存器ST0 和形态寄存器ST1：0和1包含了各种工作条件和工作方式的形态处理器方式形态寄存器PMST：包含了存储器配置形态和控制信息TMS320C54x的片内外设有哪些？和它们的功能？通用I/O引脚：扩展内部存储器；定时器：用于周期性的发生间断和周期输出；时钟发生器：为C54X提供时钟旌旗灯号；主机接口：内部主机或主处理器可以通过HPI接口读写C54X的片内RAM，从而大大提高数据交换能力；串行口：这些串口可提供全双工，双向的通信功能，可与编解码器，串行AD转换器和其他串行器件通信，也能够用于微处理器之间的通信.软件可编程等待形态发生器：它可以将内部总线周期扩展到14个机器周期，以使C54X与低速内部设备接口；可编程分区转换逻辑：它答应C54X在内部存储器分区之间切换时不须要内部为存储器插等待形态.TMS320C54x提供哪几种数据寻址方式？如何寻址的？立即数寻址：指令中有一个固定的立即数 LD #0，ARP 绝对寻址：指令中有一个固定的地址（16位）：数据存储器寻址dmad 程序存储器寻址pmad端口地址PA寻址，*（lk）寻址累加器寻址：按累加器的内容作为地址去访问程序存储器中的一个单元READA Smem直接寻址：指令编码中含有的7位地址DP或SP一路合成数据存储器中操纵数的实际地址间接寻址：通过辅助寄存器寻址单操纵数寻址和双操纵数寻址存储器映照寄存器MMR寻址：点窜存储器映照寄存器的值，而不影响当前数据页面指针DP和当前堆栈指针SP 的值堆栈寻址：把数据压入或弹出零碎堆栈.在轮回寻址方式中，如何确定轮回缓冲的起始地址、若缓冲大小32，其起始地址从哪开始？轮回寻址中，轮回缓冲区大小寄存器用于确定轮回缓冲区的大小.大小为R的轮回缓冲区必须从一个N位鸿沟开始，XXXX XXXX XX00 0000开始双数据存储器操纵数间接寻址使用哪几品种型，所用辅助寄存器只能是那几个，其特点是？*ARx、*ARx-、*ARx+、*ARx+0% 只能使用AR2、AR3、AR4、AR5.在一个机器周期内通过两个16位数据总线读两个操纵数，或者一次读一次写.汇编器和链接器如何对段进行管理？汇编器通过段位指令主动识别各个段，并将段名不异的语句汇编在一路.链接器：对汇编器发生的COFF目标文件中的各段作为输入端，当有多个文件进行链接时，将输入段组合起来，在可履行的COFF输出模板中建立各个输出端；链接器为输出段选择存储器地址.汇编程序中的伪指令有什么感化？其中段定义伪指令有哪些？初始化段和末始化段有何区别？对汇编器、链接器有次要的唆使感化，包含段定义、条件汇编、文件援用、宏定义.text--存放程序代码 .data---存放初始化了的数据 .bss---存放未初始化的变量 .sect ‘名称’---定义一个着名段，放初始化了的数据或程序代码.未初始化段次要用来在存储器中保存空间，没有实际内容.已初始化段包含可履行代码或已初始化数据，放在目标文件中，加载程序再放到C54x存储器中.链接命令文件有什么感化？MEMORY和SECTIONS伪指令的感化？链接命令文件用来为链接器提供链接信息，可将链接操纵所需的信息放在一个文件中，在多次使用不异的链接信息，方便调用.链接器要确定输出端应分配到存储器的地位，首先须要一个目标存储器的模型，MEMORY指令就是指定目标存储器的模型，SECTIONS伪指令的感化：说明如何将输入段组合成输出段；在可履行文件中定义输出段；指定输出段在存储器中存放的地位；答应对输出段从头命名.TMS320C54x CPU接收到可屏蔽的硬件间断时，满足哪些条件才干呼应间断？优先级最高间断，当同时有几个硬件请求间断时，C54x根据优先级进行呼应；形态寄存器ST1中的INTM位是0，暗示允答应屏蔽间断；间断屏蔽寄存器IMR中呼应的位是1.TMS320C54x 的间断向量表是如何重定义的？DSP复位时，间断向量表的起始地址固定为0FF80H，复位后，间断向量可从头被映像到程序存储器的任何一个128子页的地方（除保存区域外），间断向量地址由PMST中的间断向量指针IPTR（9位）和间断向量号（0~31）左移两位后构成.简述非延迟分支转移与延迟分支转移的分歧.非延迟分支转移：在指令流水线中先清除分支指令后面已读入的一个双字指令或两个单字指令，然后再进行分支转移；延迟分支转移：跟在分支指令后的一个双字指令或两个单字指令先履行，然后进行分支转移. 、简述TMS320C54X定时器构成及功能，并介绍初始化定时器步调？定时器由三个存储器映象寄存器构成：TIM，PRD，TCR TIM是定时器寄存器，每计数一次主动减1；PRD是定时器周期寄存器，当TIM减为0后，CPU主动将PRD的值装入TIM；TCR是定时器控制寄存器，包含定时器的控制和形态位.初始化定时器的步调有：将TCR中的TSS地位1，停止定时器工作；装入PRD的值；从头装入TCR，以初始化TDDR和启动定时器；使TSS清0以接通CLKOUT旌旗灯号，使TRB置位以便TIM减到0后从新装入定时器时间常数.简述TMS320C54X时钟发生器的构成及功能.C54X 的时钟发生器包含一个内部振荡器和一个锁相环电路.功能是为C54x提供时钟旌旗灯号.C54X撑持软件堆栈，简述堆栈的定义及初始化步调.a)声明具有适当长度的未初始化段；b) 将堆栈指针指向栈底； c) 在链接命令文件中将堆栈段放入内部数据存储区.简述TMS320C54X使能定时器间断步调.a) 对IFR中的TINT地位1，清除之前的定时器间断； b) 对IMR中的TINT地位1，开放定时间断；c) 使ST1中的INTM位清0，开放所有的间断.TMS320C54X芯片的流水线共有多少个操纵阶段？每个阶段履行什么任务？完成一条指令都须要哪些操纵周期？下述6个周期预取址P：在T1机器周期内，将PC中的内容加载程序地址总线PAB取指F：在T2机器周期内，从选中的程序存储器单元中，取出指令字并加载到程序总线PB上译码D：在T3机器周期内，将PB的内容装进指令寄存器，将指令字译成具体操纵寻址A：在T4机器周期内，寻址操纵数，数据1读地址加载数据地址总线DAB，数据2读地址加载数据地址总线CAB，并更新辅助寄存器间接寻址方式和堆栈指针.读数R：在T5周期内，数据1加载到数据总线DB，数据2加载到数据总线CB，若须要，数据3写地址加载数据地址总线EAB.履行X：在T6机器周期内，CPU按操纵码请求履行指令，并将数据3加载到EB，写入指定存储单元，结束本条指令.线性缓冲法：对于长度为N的FIR 滤波器，在数据存储器中开辟一个N单元的缓冲区.存放最新的N个样本；滤波时从最老的样本开始，没读一个样本后，将此样本向下移位；读完最初一个样本后，输入最新样本至缓冲区的顶部.轮回缓冲法：对于N级FIR滤波器，在数据存储中开辟一个称为滑窗的具有N个单元的轮回缓冲区，滑窗中存放最新的N个输入样本值，每次输入新的样本时，新的样本将改为滑窗中最老的数据，其他数据则不须要挪动系数对称FIR滤波器的C54x的实现步调：1.在数据存储器中开辟两个轮回缓冲区：2并行运算：同时利用D总线和E总线，D总线用来履行加载或算术运算，E总线用来存放先前的结果.在不惹起硬件资本冲突的情况下，C54x答应某些指令并行履行，以提高履行速度.并行加载------存储指定（乘法指令）...并行存储--------乘法指令（加/减指令）.。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1-1程序存储器中保存的是什么？程序的最终表现形式是什么？答：（1）程序存储器中保存的是二进制数据，即物理上的高低电平信号。
（2）程序的最终表现形式是机器码，即用二进制表示的高低电平。
1-2 何为总线？总线的图形表示形式是怎样的？（画图说明）P5 P8答：（1）总线是连接多个设备、供多个设备使用的一系列性质相同的连线。
（2）总线用双线箭头表示。
1-5 计算机系统由哪两部分构成？两大部分间通过什么连接？P5答：（1）由CPU和外设构成；（2）通过总线连接。
1-6 何为单片机？何为DSP？P5 P7答：（1）单片机是将CPU和外设功能集成在一块芯片上的计算机系统；（2）DSP是特殊的单片机，特指数字信号处理器。
1-8 经典的数字信号处理方法有哪些？P7答：（1）时域中的数字滤波（2）时域、频域的快速傅里叶变换（FFT）1-10 区别单片机和DSP的标志是什么？P7答：是加连乘指令。
DSP有加连乘指令而单片机没有。
1-14 DSP有几个移位定标寄存器？作用是什么？P11 P12答：（1）有3个（ACC与a输入数据总线、b输出数据总线、c乘积寄存器之间）（2）作用a使数据在传送过程中按指定方式移位；b按指定方式对数据进行小数处理（定标）数据的移位和定标均在传送过程中自动发生，不需要花费CPU时间。
1-17 在DSP中做乘法运算时，一个乘数必须来自TREG，运算结果保存在PREG。
1-22 DSP有哪3个独立地址空间？每个空间容量是多少？P18答：有程序存储器、数据存储器和I/O。
每个空间容量是64K字。
1-24 DARAM和SARAM有什么区别？P18~20答：（1）DARAM是双访问RAM，SARAM是单访问RAM；（2）DARAM在CPU内部，而SARAM在芯片内部，CPU外部。
1-27 LF25407型DSP片内有多大容量FLASH程序存储器？FLASH程序存储器属于那一部分电路？P22答：有32K容量FLASH程序存储器。
属于CPU内部组成部分。
1-31 CPU时钟频率由什么寄存器设定？P29答：由SCSR1寄存器第11~9位确定的倍频系数乘以晶振频率f in得到。
1-35 系统控制和状态寄存器有哪些？主要作用是什么？P33~34答：（1）有SCSR1、SCSR2两个。
（2）作用是a设置CPU及外设的基本运行参数；b反映CPU及外设的工作状态。
1-37 中断响应应具备什么条件？P36答：中断请求信号和中断允许。
(1允许，0禁止)1-39 什么情况下会发生中断嵌套？P37答：在前一个中断服务程序未结束，又有更高级别中断源发出中断请求时会发生中断嵌套。
1-40 当CPU响应外设中断时，硬件电路将自动将中断向量存放于PIVR中。
P391-41 总中断控制位INTM位于哪个寄存器中？作用是什么？P40答：在CPU状态寄存器ST0中。
作用是使能或禁止中断。
(0允许，1禁止)1-43 外设中断向量寄存器PIVR的作用？P41答：用于存放发出中断请求的外设子中断向量。
2-1 何为寻址方式？P52答：就是指令寻找操作的数据地址的方式。
2-2 何为立即寻址？P52答：直接以数值的形式装载或存储数据的方式。
2-3 何为直接寻址？DSP直接寻址有什么特点？P52答：（1）以指令后的数值作为操作数的地址的寻址方式。
（2）特点是直接寻址时，需先向状态寄存器ST0中的页地址指针DP装载页地址，然后才能进行直接寻址。
直接寻址的地址值仅低7位有效，高9位被忽略。
2-4 何为间接寻址？DSP可以通过什么进行间接寻址？P53答：（1）指实际需要的数据必须通过寄存器中的值间接获得的寻址方式。
（2）DSP能且只能通过8个辅助寄存器AR0~AR7进行间接寻址。
2-5 间接寻址是否需要设定数据页？它有哪几种间接寻址方式？P53~54答：（1）间接寻址不需要设定数据页，仅以当前辅助寄存器中的16位数作地址。
（2）有基本间接寻址、地址增(减)量间接寻址、地址加(减)偏移量间接寻址、地址逆序进位加(减)偏移量间接寻址4种2-6 地址加减偏移量间接寻址方式中，数据地址在哪个寄存器中？偏移量在哪个寄存器中？答：数据地址在*中(AR0除外)，偏移量在AR0中。
P532-7 条件判断中，条件可以有哪些符号？其含义分别是什么？P71答：EQ ACC=0 NC 进位位C=0 NEQ ACC≠0 C 进位位C=1LT ACC<0 NOV 溢出标志位OV=0GT ACC>0 OV 溢出标志位OV=1LEQ ACC≤0 NTC 测试位TC=0GEQ ACC≥0 TC 测试位TC=1BIO BIO引脚为低电平UNC 无条件2-8 设指令执行前的初始条件：SXM=1，ARP=1，DP=6，AR0=80H，AR1=8080H，(8080H)=1234H，(8081H)=2345H，(200H)=0080H，(300H)=0001H，ACC=00006000H。
下列各条指令均在初始条件下执行，填写执行结果。
（1）LACC #5678H ACC=00005678H（2）LACC #8765H ACC=0FFFF8765H（3）LACC 200H，2 ACC=00000004H（4）LACC * + ACC=00001234H，AR1=8081H（5）LACC *0+，1，AR3 ACC=00002468H，AR1=8100H，ARP=3（6）LACC *BR0+ ACC=00001234H，AR1=8040H（8）OR *0+ ACC=00007234H，AR1=8100H3-1 程序存储器中存放的是什么形式的指令？包括哪两部分？P91答：存放的是16位二进制机器码指令。
包括操作码、操作数两部分。
3-2 何为汇编语言指令？何为汇编语言程序？P91答：（1）以助记符代表操作码，以符号、变量名代表操作数书写的指令为汇编语言指令；（2）由汇编语言指令构成的程序为汇编语言程序。
3-3 将汇编语言源程序文件翻译成机器码文件的过程称为汇编或编译，完成编译功能的个人计算机或软件称为汇编器或编译器。
编译形成的机器码文件称为目标文件。
将机器码程序翻译成汇编语言的过程称为反汇编。
P923-4 何为程序的链接？何为链接器？P92答：（1）将不同的目标文件、目标文件库中的内容组合到一起的过程，称为程序的链接；（2）完成连接功能的个人计算机软件称为链接器。
3-5 程序的调试模式有几种？各有什么特点？P93答：（1）有软件仿真、硬件仿真（2）软件仿真节约成本，但只适合调试计算类程序；硬件仿真成本较大，但一些必须观察I/O口或实时性很强的程序功能必须硬件仿真。
3-6 DSP链接器可将存储器分为基本的哪3段？各起什么作用？P94答：（1）分为代码段(.text)、数据段(.data)、附加段(.bss)（2）代码段为程序存储器中的代码；数据段为程序存储器中存放的各种固定常数、表格；附加段为数据存储器，用于临时存放各种数据、变量。
3-7 链接器对不同文件中的相同段进行组合时，要进行哪些操作？答：（1）在存储器空间内分配不同文件的段，使之开始在合适位置；（2）将标号所代表的地址调整到新段地址（3）将引用调整到重新定位后的标号。
3-8 命令文件中包括哪些信息？P96答：包括输入文件名、输出文件名选项、MEMORY和SECTION链接伪指令、赋值说明3-9 实际的汇编语言命令文件通常包含哪两条伪指令？各自的作用是什么？P100答：（1）包含MEMORY和SECTION伪指令。
（2）MEMORY伪指令用于定义实际目标系统中所含的各种形式的存储器，以及他们所占据的地址范围；SECTION伪指令用于指定用户程序中定义的段名称所指向的存储器块，以及该存储器块所在的页。
3-10 典型的汇编语言指令由哪4部分组成？各有什么作用？P100答：（1）由标号、操作码助记符、操作数、注释组成；（2）标号代表语句所在行的地址，编译软件编译程序时，将自动把标号变成具体地址值；操作码助记符为硬件电路进行算术逻辑运算提供控制信号，以决定硬件进行何种操作；操作数为硬件电路进行算术逻辑运算提供输入数字信号。
注释提供给编程者自己或他人阅读，与指令执行无关。
3-11 何为伪指令？其作用是什么？P101答：（1）伪指令是与编译软件对应的，形式上与指令相同，但不能被编译成机器码；（2）作用是为编译软件或链接软件提供必要信息，满足编程者要求。
3-12 宏调用和子程序调用在书写形式上有什么不同？在程序执行实质上有什么不同？答：（1）宏调用直接写宏名称即可调用，子程序要通过CALL指令调用；P102 （2）宏调用是伪指令，调用时将宏内容直接复制到调用处，有多少次宏调用，宏定义中的语句就会写回去多少次，不会节省在程序存储器中占用的空间；子程序调用是一条可执行指令，调用时将调用处地址压入堆栈，并跳转到子程序处执行，然后从子程序返回调用处。
可以节省程序存储器空间，但花费跳转、返回时间。
3-13 头文件的作用是什么？如何引用？P104答：（1）将不同程序中存在的公共内容集中在一起，避免程序冗长；（2）通过.include或.copy伪指令调用。
3-14 TI公司提供哪两个基本的头文件？各自的基本内容是什么？P104 P106答：（1）VECTOR.H、F2407RGS.H（2）VECTOR.H设定全部中断向量的跳转地址F2407RGS.H定义了LF2407芯片内全部寄存器名称和一些常用宏。
3-15 举例说明位代码号与实际位号间的关系。
P107答：位代码号与实际位号是逆向定义的。
BIT DA TA_H，BIT0 ；测试DA TA_H位0（最低位）BIT DA TA_H，BIT15 ；测试DA TA_H位15（最高位）BIT DA TA_H，0 ；测试DATA_H位15（最高位）BIT DA TA_H，15 ；测试DATA_H位0（最低位）3-16 假定被除数为12345678H，除数为1122H，试编程实现除法运算。
FZ_0 .usect ".data0",1FZ_1 .usect ".data0",1FM_0 .usect ".data0",1SHANG_0 .usect ".data0",1SHANG_1 .usect ".data0",1LDP #4SPLK #1234H,FZ_1SPLK #5678H,FZ_0SPLK #1122H,FM_0LACC FZ_1 ;取分子高位RPT #15SUBC FM_0 ;除以分母SACL SHANG_1 ;存商高位SUB SHANG_1ADDS FZ_0 ;余数加分子低位RPT #15SUBC FM_0 ;除以分母SACL SHANG_0 ;存商低位4-1 LF2407共有几个I/O口？P127 6个（ABCDEFG）4-2 简述I/O口控制寄存器的数量、名称和用途。