DSP测试题及答案

DSP测试题及答案
DSP测试题及答案

1、什么是哈佛结构和冯·诺伊曼(V on Neuman)结构?它们有什么区别?

答:(1)冯·诺伊曼(V on Neuman)结构

该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数

据总线,取指令和取操作数都是通过一条总线分时进行。

(2)哈佛(Harvard)结构

该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数

据总线,取指令和取操作数都是通过一条总线分时进行。当进行高速运算时,不但不能同

时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。

两者区别:

哈佛(Harvard)结构:该结构采用双存储空间,程序存储器和数据存储器分开,有各

自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行独立传输,

使取指令操作、指令执行操作、数据吞吐并行完成,大大地提高了数据处理能力和指令的

执行速度,非常适合于实时的数字信号处理。

冯·诺伊曼(V on Neuman)结构:当进行高速运算时,不但不能同时进行取指令和取

操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。

2、TMS320VC5416-160的指令周期是多少毫秒?它的运算速度是多少MIPS?

答:TMS320VC5416-160的指令周期16ns,它的运算速度是160MIPS。

3、TMS320C54x芯片的流水线操作共有多少个操作阶段?每个阶段执行什么任务?完成一条指令都需要哪些操作周期?

答:(1)六个操作阶段。

(2)各个阶段执行的任务:

①预取指P:将PC中的内容加载到PAB

②取指F:将读取到的指令字加载到PB

③译码D:将PB的内容加载IR,对IR的内容译码

④寻址A:CPU将数据1或数据2的读地址或同时将两个读地址分别加载到数

据地址总线DAB和CAB中,并对辅助寄存器或堆栈指针进行修正。

⑤读数R:将读出的数据1和数据2分别加载到数据总线DB和CB中。若是并

行操作指令,可同时将数据3的写地址加载到数据地址总线EAB中。

⑥执行X:执行指令,写数据加载EB。

(3)完成一条指令需要的周期:

需要:预取指周期、取指周期、译码周期、寻址周期和读数周期。

4、TMS320VC5402共有多少可屏蔽中断?它们分别是什么?NMI和RS属于哪一类中断源?

答:(1)TMS320VC5402有13个可屏蔽中断。

(2)TMS320VC5402有的13个可屏蔽中断分别是:(课本56页最下面)

属于外部硬件中断。NMI和RS)3(.

5、试分析下列程序的流水线冲突,画出流水线操作图。如何解决流水冲突?STLM A,AR0

STM#10,AR1

LD*AR1,B

答:流水线图如下图:

解决流水线冲突:最后一条指令(LD*AR1,B)将会产生流水线冲突,在它前面加入一条NOP指令可以解决流水线冲突。

6、已知(1030H)=0050H,AR2=1040H,AR3=1060H,AR4=1080H。

MVKD1030H,*AR2

MVDD*AR2,*AR3

MVDM1060H,AR4

运行以上程序后,(1030H)、(1040H)、*AR3和AR4的值分别等于多少?

答:(1030H)=0050H,(1040H)=0050H,*AR3=0050H,AR4=0050H

7、已知,(1080H)=0020H、(1081H)=0030H。

STM#1080H,AR0

STM#1081H,AR1

LD*AR0,16,B

ADD*AR1,B

运行以上程序,B等于多少?

0030H=0020)B(答:

8、试阅读以下程序,分别写出运行结果。

(1).bss x,4

.data

table:.word4,8,16,32

……

STM#x,AR1

RPT#2

MVPD table,*AR1+

答:数据表table中的常量4传送到以变量x的地址为地址的存储单元中;数据表table中的常量8传送到以变量x+1的地址为地址的存储单元中;数据表table中的常量16传

送到以变量x+2的地址为地址的存储单元中。

x,42).bss(.data

table:.word4,8,16,32

……

STM#x,AR1

RPT#2

MVPD table,*+AR2

答:数据表table中的常量4传送到以变量x的地址为地址的存储单元中;数据表table中的常量8传送到以变量x+1的地址为地址的存储单元中;数据表table中的常量16传

送到以变量x+2的地址为地址的存储单元中。

9、NOP指令不执行任何操作,它有什么作用?

答:延时几个周期,避免流水线冲突;需要精确延时程序时,可能也会用到NOP指令。

10.说明.text段、.data段和.bss段分别包含什么内容?

答:.text段(文本段),通常包含可执行代码;

.data段(数据段),通常包含初始化数据;

.bss段(保留空间段),通常为未初始化变量保留存储空间。

11.链接器能完成什么工作?链接器命令文件中,MEMORY命令和SECTIONS命令的任

务是什么?

答:链接器将各个目标文件合并起来,并完成如下工作:

(1)将各个段配置到目标系统的存储器。

(2)对各个符号和段进行重新定位,并给它们指定一个最终的地址。

(3)解决输入文件之间的未定义的外部引用。

MEMORY命令的作用:

MEMORY命令用来建立DSP应用系统中的存储器模型。通过这条命令,可以定义系

统中所包含的各种形式的存储器,以及它们占用的地址范围。

SECTION命令的作用:

说明如何将输入段结合成输出段;在可执行程序中定义输出段;规定输出段在存储器

中的存储位置;允许重新命名输出段。.

12.在堆栈操作中,PC当前地址为4020H,SP当前的地址为0013H,运行PSHM AR7的值分别为多少?和SP后,PC

SP=0012H答:PC=4021H;

试写出以下两条指令的运行结果:13.

①EXPA A=FFFD876624T=0000的值各是多少?、T则以上指令执行后,B T=5答:

A=0xFFFD876624;B②NORM

T=FFF9B=420D0D0D0D,

T的值各是多少?则以上指令执行后,B、B=0x841A1A1A,T=FFF9答:

14.阅读以下程序,写出运行结果。y,5.bss

1,2,3,4,5table.word

AR2STM#y,

#5RPT

table,*AR2+MVPD

#0,B LD

AR5LD#81h,

#0,A STM

#4,BRC STM#y,AR5STM

sub-1RPTB*ARM5,B,A ADD A,*AR5+STL

#0,B LD sub:)的值分别是多少?)和(,(84H85H)))运行以上程序后,(81H,(82H,(83H。=#5)85H(,=#4)84H(,=#3)83H(,=#2)82H(,=#1)81H(答:

滤波器的算法为,试用线性缓冲aaaaa x(n)+x(n-3)+15.FIR x(n-1)+y(n)=x(n-2)+x(n-4)42013区和直接寻址的方法实现。

“FIR1.ASM”.title答:.mmregs

.def start

“x”,https://www.360docs.net/doc/0c17586712.html,ectPA0.set0

PA1.set1

.data

1*32768/10;定义:a=COEF0.1.word4

-3*32768/10;定义a=.word-0.33

5*32768/10;定义a=-0.5.word2

-3*32768/10;定义a=.word-0.31

1*32768/10;定义a=-0.1.word0.text SSBXstart:FRCT#x+5,AR2STM STM#4,AR0

#x+1,DPLD PORTR PA1,@x+1RPTZA,#4FIR1:*AR2-,COEF,AMACD A,*AR2STH

*AR2+,PA0PORTW

BDFIR1PORTR PA1,*AR2+0.end

16.试用线性缓冲区和间接寻址的方法实现上题算法的FIR滤波器。

答:.title“FIR2.ASM”

.mmregs

.def start

.bss y,1

.usect“xn”,5xn

b0 https://www.360docs.net/doc/0c17586712.html,ect“0”,5PA0.set0

PA11.set

.data1*32768/10;定义table:a=0.1.word4

-3*32768/10;定义a=.word-0.33

5*32768/10;定义 a.word=-0.52

-3*32768/10;定义.word a=-0.31

1*32768/10;定义a=-0.1.word0.text SSBXFRCTstart:

STM#a0,AR1#4RPT table,*AR1+MVPD#xn+4,AR2STM STM#b0+4,AR3STM#5,BK STM#-1,AR0LD#xn,DP PA1,@xn PORTR RPTZA,#4FIR2:MAC*AR2+0%,*AR3+0%,A

A,@y STH PORTW@y,PA0BDFIR2PORTR PA1,*AR2+0%.end试分别说明下列有关定时器初始化和开放定时中断语句的功能:17.

①STM#0080H,IFR

答:清除定时器中断1标志位

②STM#0080H,IMR

答:允许定时器T1或DMAC1中断(使用哪一种中断由DMA通道优先级和使能控制寄存器DMPREC控制。在复位以后,中断被配置为定时器T1中断)。

INTM③RSBX答:使能所有可屏蔽中断。

④STM#0279H,TCR

答:设置定标计数器的值PSC为9;定时器分频系数为9;以PRD中的值加载TIM,以TDDR中的值加载PSC;定时器停止工作。

18.假设时钟频率为40MHZ,试编写在XF端输出一个周期为2ms的方波的程序。

答:(定时半周期=CLKOUT*(TDDR+1)*(PRD+1);

1/2T=(1/40M)*(9+1)*(3999+1)=1ms)

;abc1.asm

;定时器0寄存器地址

TIM0.set0024H

PRD0.set0025H

TCR0.set0026H

;K_TCR0:设置定时器控制寄存器的内容

.set0b;K_TCR0_SOFTSoft=0

.set0b;K_TCR0_FREEFree=0

K_TCR0_PSC.set1001b;PSC=9H

K_TCR0_TRB.set1b;TRB=1

K_TCR0_TSS.set0b;TSS=0

.set1001b K_TCR0_TDDR;TDDR=9

K_TCR0.set K_TCR0_SOFT|K_TCR0_FREE|K_TCR0_PSC|K_TCR0_TRB|

K_TCR0_TSS|K_TCR0_TDDR

;初始化定时器0

;Tt=25*(9+1)*(3999+1)=1000000(ns)=1(ms)

STM#3999,TIM0

STM#3999,PRD0

STM#K_TCR0,TCR0;启动定时器0中断

RET

;定时器0的中断服务子程序:通过引脚XF给出

.usect“vars”,1;若t0_flag=1则XF=1,若t0_flag=0t0_flag则XF=0

time0_rev:PSHM TRN

PSHM T

ST0PSHMST1PSHM

t0_flag,BITF#1

xf_out,NTC BC

XF SSBX

#0ST,t0_flag

next B.

xf_out:RSBX XF

#1,ST t0_flag

ST1POPMnext:

POPM ST0

POPM T

POPM TRN

RETE

19.试分别说明下列语句的功能:

#SPCR10,SPSA0①STM

#0001H,BSP0STM

答:对串口控制寄存器SPCR10赋值。不使用数字循环返回模式,接收数据DRR[1,2]采

用右对齐方式,连续时钟方式,DX使能判断,接收中断由RRDY产生,接收移位寄

存器未超载,串口接收器准备好,使能串口接收器。

#SPCR20,STMSPSA0②#0081H,STMBSP0

答:对串口控制寄存器SPCR20赋值。串口使用软件模式,帧同步逻辑、采样率发生器复

位,由发送准备好XRDY驱动发送中断;发送移位寄存器为空,发送器未准备好,使

能串口发送器。

#SPCR20,SPSA0③STM#01000001B,BSP0ORM答:修改串口控制寄存器SPCR20的值。由采样率发生器产生帧同步信号,使能串口发送

器。

20.已知中断向量TINT=013H,中断向量地址指针IPTR=0111H,求中断向量地址。

答:中断向量地址=(100010001B)<<9+(10011)<<2=88CCH。

21.将TMS320VC5402芯片从2分频方式切换到4分频方式试编写程序。

答:(2分频与4分频之间也不能直接切换,要先把2分频切换到倍频方式(PLL方式),

然后再切换到4分频。)

;切换到PLL*1#F007H,CLKMD方式STM CLKMD,A;测试PLLSTA TUSStatus:LDM 位

#F007H,A;异或-->相同为0,不同为1XORBC Status,ANEQ;若A≠0,则转移,表明还没有切换到PLL方

;若A=0,则顺序执行,已切换到PLL方式

分频方式4;切换到CLKMD,#F000HSTM.

22.Intel128F400B3是一种64K*16位的Flash存储器,其控制逻辑信号如图表8.1,试将

该存储器作为DSP的外部数据存储器进行扩展。若要将该芯片进行程序存储器扩展,

该如何连接?

Intel128F400B3的控制逻辑信号题表8.1

引脚功能引脚功能

复位片选CE——RP

写保护输出使能——OEWP

电源写控制Vpp—WE

答:

编者:这些题都是个人根据课本和一些资料自己弄的,一些错误是避免不了的,仅供参考,欢迎各位大神找出错误给予改正!

DSP期末考试题目

1.2812芯片定点32位。 2.2000系列用于自动化的原因功能比较强。 2812 IO口供电电压3.3V,内核供电电压1.8V或1.9V 2812 编译时.CMD是什么文件,.out是什么文件.obj是什么文件? .CMD是链接命令文件,.out 是最终可执行文件,.obj是目标文件。 2812 3个通用定时器是多少位,DSP采用段的概念,各个段的都有什么意思?32位;已初始化的断:包含真实的指令跟数据,存放在程序存储空间;未初始化的段:包含变量的地址空间,存放在数据存储空间。 2812 时钟150M时,低速、高速外设时钟是多少M?低速37.5M,高速75M DSP总线结构是什么样子? 改进型哈弗结构 2812 CPU的中断有可屏蔽中断和不可屏蔽中断,分别是哪些? 可屏蔽中断:1~14 14个通用中断;DLOGINT数据标志中断;RTOSINT实时操作系统中断。不可屏蔽中断:软件中断(INTR指令和TRAP指令);硬件中断,非法指令陷阱;硬件复位中断;用户自定义中断。 2812实际寻址空间是多少? 00000~3FFFF(4M) 2812 1个事件管理器能产生8路PWM波。注意老师多半出的2个事件管理器16路 DSP有3组数据总线,分别是什么?程序数据总线、数据读数据总线、数据写数据总线。ADC模块有多少组采样通道?8*2=16路 SCI和SPI口哪一个需要设置波特率?SCI 把目标文件下载到实验板怎么操作?File→load program CAN通讯的最大带宽是多少?1M 加上看门狗,2812cpu定时器一共有多少个?3个通用定时器,4个事件管理定时器,1个看门狗,总共8个。 2812DSP流水线深度为8。 TI公司生产的最牛dsp是667x有8个核,320G mac /s。注:mac是乘法累加G=109 2812AD满量程转换时,转换寄存器的值是多少?0xFFF0 2812CPU最小系统:主芯片,电源模块,时钟电路,复位电路,JTAG。 DSP生产厂家是TI公司,ADI公司,飞思卡尔公司。 TI公司的DSP芯片类型有C2000,C5000,C6000。系列 DSP工程开发,需要编写4个文件:头文件,库文件,源文件,CMD链接文件。 2812有2个事件管理器EVA、EVB,每一个事件管理器包含哪几个功能?通用定时器;比较单元;捕获单元;正交编码电路。 2812通用定时器计数周期怎么算?T=(TDDRH:TDDR+1)*(PRDH:PRD+1) /150 μs 2812在什么情况下工作于微处理器模式?MP/=1 2812中断系统有一部分挂在PIE上面,这些都属于可屏蔽中断,那么能够响应中断的条件是什么?INTM置0响应总中断,其他的置1响应。(INTM=0,IFR=1,IER=1,PIEIFR=1,PIEIER=1,PIEACR=1) 2812在进行引导时第一条程序在什么位置?0x3FFFC0 注:就是程序运行的起始地址,2^20byte=1M 2812AD转换器的输入电压0~3V。 2812片内flash有128k*16位。 2812的OTP模块是可编程模块可以多次擦写吗?不可以,是一次擦写。

DSP测试题及标准答案

DSP测试题及答案

————————————————————————————————作者:————————————————————————————————日期:

1、什么是哈佛结构和冯·诺伊曼(Von Neuman)结构?它们有什么区别? 答:(1) 冯·诺伊曼(V on Neuman)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数据总线,取指令和取操作数都是通过一条总线分时进行。 (2)哈佛(Harvard)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数据总线,取指令和取操作数都是通过一条总线分时进行。当进行高速运算时,不但不能同时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 两者区别: 哈佛(Harvard)结构:该结构采用双存储空间,程序存储器和数据存储器分开,有各自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行独立传输,使取指令操作、指令执行操作、数据吞吐并行完成,大大地提高了数据处理能力和指令的执行速度,非常适合于实时的数字信号处理。 冯·诺伊曼(V on Neuman)结构:当进行高速运算时,不但不能同时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 2、TMS320VC5416-160的指令周期是多少毫秒?它的运算速度是多少MIPS? 答:TMS320VC5416-160的指令周期16ns,它的运算速度是160MIPS。 3、TMS320C54x芯片的流水线操作共有多少个操作阶段?每个阶段执行什么任务?完成 一条指令都需要哪些操作周期? 答:(1)六个操作阶段。 (2)各个阶段执行的任务: ①预取指P:将PC中的内容加载到PAB ②取指F:将读取到的指令字加载到PB ③译码D:将PB的内容加载IR,对IR的内容译码 ④寻址A:CPU将数据1或数据2的读地址或同时将两个读地址分别加 载到数据地址总线DAB和CAB中,并对辅助寄存器或堆栈指针进行 修正。 ⑤读数R:将读出的数据1和数据2分别加载到数据总线DB和CB中。 若是并行操作指令,可同时将数据3的写地址加载到数据地址总线 EAB中。 ⑥执行X:执行指令,写数据加载EB。 (3)完成一条指令需要的周期: 需要:预取指周期、取指周期、译码周期、寻址周期和读数周期。 4、TMS320VC5402 共有多少可屏蔽中断?它们分别是什么?NMI和RS属于哪一类中断 源? 答:(1)TMS320VC5402 有13 个可屏蔽中断。 (2)TMS320VC5402 有的13 个可屏蔽中断分别是:(课本56页最下面)

DSP试卷及答案

DSP试卷1 一.填空题(本题总分12分,每空1分) 1.TMS320VC5402型DSP的部采用条位的多总线结构。 2.TMS329VC5402型DSP有个辅助工作寄存器。 3.在器命令文件中,PAGE 1通常指________存储空间。 4.TI公司DSP处理器的软件开发环境是__________________。 5.直接寻址中从页指针的位置可以偏移寻址个单元。 6.TMS320C54x系列DSP处理器上电复位后,程序从指定存储地址________单元开始工作。7.MS320C54X DSP主机接口HPI是________位并行口。 8.TMS320VC5402型DSP处理器的核供电电压________伏。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚;;来决定的。 二.判断题(本题总分10分,每小题1分,正确打“√”,错误打“×”)1.DSP 处理器TMS320VC5402的供电电压为5V。()2.TMS320VC5402型DSP部有8K字的ROM,用于存放自举引导程序、u律和A律扩展表、sin函数表以及中断向量表。()3.MEMORY伪指令用来指定器将输入段组合成输出段方式,以及输出段在存储器中的位置。() 4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。()5.DSP和MCU属于软件可编程微处理器,用软件实现数据处理;而不带CPU软核的FPGA 属于硬件可编程器件,用硬件实现数据处理。()6. C54x系列DSP的CPU寄存器及片外设寄存器映射在数据存储空间的0000h-0080h中。 ()7.TMS320C54X 系列DSP可以通过设置OVL Y位实现数据存储空间和程序存储空间共享片ROM。() 8. TMS320VC5402型DSP汇编指令READA的寻址围为64K字。() 9.在TMS320VC5402型DSP所有中断向量中,只有硬件复位向量不能被重定位,即硬件复位向量总是指向程序空间的0FF80H位置。()10. C54x系列DSP只有两个通用的I/O引脚。()三.程序阅读题(本题总分30分,每小题10分) 1. 阅读下面的程序,回答问题。 .bss x, 8 LD #0001H,16,B STM #7,BRC STM #x,AR4 RPTB next-1 ADD *AR4,16,B,A STH A,*AR4+ next: LD #0,B 问题:(1)寄存器“BRC”的功能是什么? (2)汇编语句“ADD *AR4,16,B,A”执行了多少次? (3)执行语句“LD #0001H,16,B”后,累加器B的容是多少? 2.已知DSP的三个时钟引脚状态CLKMD1-CLKMD3=111,外部晶振=10MHz,参数设置表:

DSP考试题全解

第一章 4、F2812和F2810的区别 F2812有外部存储器接口TMS320F2810没有;TMS320F2812有128K的Flash TMS320F2810仅64K;F2812具有外部扩展接口XINTF,高达1MW的寻址空间,支持可编程的等待状态和读写选通时序,提供 三个独立的片选信号,而F2810没有。 5、TMS320F281x系列DSP芯片有哪些外部接口? 串行通信外设:一个高速同步串行外设接口(SPI),两个UART接口模块(SCI),增强的CAN2.0B接口模块,多通道缓冲串口(McBSP);其它外设:锁相环(PLL)控制的时钟倍频系数,看门狗定时模块, 三个外部中断,3个32位CPU定时器,128位保护密码,高达56个通用I/O引脚。 思考题: 1、TMS320F281x系列中的F2810、F2811、 F2812间有何区别? TMS320F2812有外部存储器接口,而TMS320F2811和TMS320F2810没有。 TMS320F2812和TMS320F2811有128K的Flash,而TMS320F2810仅64K。 2、与单片机相比,DSP有何特点? DSP器件具有较高的集成度。DSP具有更快的CPU,更大容量的存储器,内置有波特率发生器和FIFO 缓冲器。提供高速、同步串口和标准异步串口。有的片内集成了A/D和采样/保持电路,可提供PWM输出。DSP器件采用改进的哈佛结构,具有独立的程序和数据空间,允许同时存取程序和数据。内置高速的硬件 乘法器,增强的多级流水线,使DSP器件具有高速的数据运算能力。DSP器件比16位单片机单指令执行 时间快8~10倍完成一次乘加运算快16~30倍。DSP器件还提供了高度专业化的指令集,提高了FFT快速傅里叶变换和滤波器的运算速度。此外,DSP器件提供JTAG接口,具有更先进的开发手段,批量生产 测试更方便,开发工具可实现全空间透明仿真,不占用用户任何资源。软件配有汇编/链接C编译器、C源码调试器。 第二章 5、假设CPU的时钟频率为150MHz,试根据周期寄存器或定时器接口芯片(如8254)进行比较,简述CPU定时器可实现的定时周期最大值。 CPU定时器只有一种计数模式:CPU将周期寄存器PRDH:PRD中设定的定时时间常数装入32位的计数寄存器TIMH:TIM中,然后计数寄存器根据CPU的时钟SYSCLKOUT递减计数。T=1/f 7、F281x芯片的很多引脚是复用的,结合芯片封装尺寸、引脚利用效率、功能配置等方面, 讨论这些复用引脚有哪些优缺点。 可以通过方向寄存器(GPxDIR)控制引脚为输入或输出;通过量化寄存器(GPxQUAL)设定量化采样周期(QUAL PRD),消除输入信号中的毛刺干扰。 思考题: 1、定时器0(INT1.7)中断与定时器1中断(INT13)、定时器2中断(INT14)相比有何不同? CPU优先级上:INT1.7为5,INT13为17,INT14为18,依次降低;PIE组内优先级:INT1.7为7 因此定时器0(INT1.7)中断是既涉及CPU中断也涉及PIE中断向量,而定时器1中断(INT13)、定时器2中断(INT14)只涉及CPU级中断。 2、假定SYSCLKOUT=150MHz,试分析看门狗定时器的定时周期值范围? 最低:除64;最高:除 1 3、假定SYSCLKOUT=150MHz,试分析CPU定时器的定时周期值范围? 最低:除4(75MHz);最高:除2(37.5MHz) 第三章

DSP期末考试试卷

第一套 一、填空题(共30分,每空1分) 1.DSP的狭义理解为数字信号处理器,广义理解为数字信号处理方法。2.在直接寻址中,指令代码包含了数据存储器地址的低7 位。当ST1中直接寻址编辑方式位CPL =0 时,与DP相结合形成16位数据存储器地址;当ST1中直接寻址编辑方式位 CPL =1 时,加上SP基地址形成数据存储器地址。 3.TMS320C54有两个通用引脚,BIO和XF,BIO 输入引脚可用于监视外部接口器件的状态;XF 输出引脚可以用于与外部接口器件的握手信号。 4.累加器又叫做目的寄存器,它的作用是存放从ALU或乘法器/加法器单元输出的数据。它的存放格式为Array 5.桶形移位器的移位数有三中表达方式:立即数;ASM ;T低6位6.DSP可以处理双16位或双精度算术运算,当C16=0 位双精度运算方式,当C16=1 为双16位运算方式。 7.复位电路有三种方式,分别是上电复位;手动复位;软件复位。8.立即数寻址指令中在数字或符号常数前面加一个# 号,来表示立即数。 9.位倒序寻址方式中,AR0中存放的是FFT点数的一半。 10.一般,COFF目标文件中包含三个缺省的段:.text 段;.data 段和.bss 段。11.汇编源程序中标号可选,若使用标号,则标号必须从第一列开始;程序中可以有注释,注释在第一列开始时前面需标上星号或分号,但在其它列开始的注释前面只能标分号。 12.’C5402有23条外部程序地址线,其程序空间可扩展到1M ,内程序区在第0页。 二、简答(共40分) 1.TMS320C54x有多少条16位总线?这些总线各有什么作用?(6分) 答:’C54x共有4组8条16位总线 1条程序总线(PB):传送取自程序存储器的指令代码和立即操作数。 3条数据总线(CB、DB、EB):CB和EB传送从数据存储器读出的操作数;EB传送写到存储器中的数据。 4条地址总线(PAB、CAB、DAB、EAB)传送相应指令所学要的代码。 2.TMS320C54x片内存储器一般包括哪些种类?如何控制存储器片内或片外的分配?(6分) 答:TMS320C54x的片内存储空间分为3个可选择的存储空间:64K的程序空间,64K的数据空间和64K的I/O空间,所有TMS320C54x芯片都包括RAM、SARAM、DARAM。 程序空间:MP/MC=1 4000H~FFFFH 片外 MP/MC=0 4000H~EFFFH 片外FF00H~FFFFH 片内 OVL Y=1 0000H~007FH 保留0080H~007FH 片内 OVL Y=0 0000H~3FFFH 片外 数据空间:DROM=1 F000H~FEFFH 只读空间FF00H~FFFH 保留 DROM=0 F000H~FEFFH 片外 3.当TMS320C54x CPU接收到可屏蔽的硬件中断时,满足哪些条件中断才能被响应?(6 分)

DSP测试题及答案

1、什么是哈佛结构和冯·诺伊曼(V on Neuman)结构?它们有什么区别? 答:(1)冯·诺伊曼(V on Neuman)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数 据总线,取指令和取操作数都是通过一条总线分时进行。 (2)哈佛(Harvard)结构 该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数 据总线,取指令和取操作数都是通过一条总线分时进行。当进行高速运算时,不但不能同 时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 两者区别: 哈佛(Harvard)结构:该结构采用双存储空间,程序存储器和数据存储器分开,有各 自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行独立传输, 使取指令操作、指令执行操作、数据吞吐并行完成,大大地提高了数据处理能力和指令的 执行速度,非常适合于实时的数字信号处理。 冯·诺伊曼(V on Neuman)结构:当进行高速运算时,不但不能同时进行取指令和取 操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢。 2、TMS320VC5416-160的指令周期是多少毫秒?它的运算速度是多少MIPS? 答:TMS320VC5416-160的指令周期16ns,它的运算速度是160MIPS。 3、TMS320C54x芯片的流水线操作共有多少个操作阶段?每个阶段执行什么任务?完成一条指令都需要哪些操作周期? 答:(1)六个操作阶段。 (2)各个阶段执行的任务: ①预取指P:将PC中的内容加载到PAB ②取指F:将读取到的指令字加载到PB ③译码D:将PB的内容加载IR,对IR的内容译码 ④寻址A:CPU将数据1或数据2的读地址或同时将两个读地址分别加载到数 据地址总线DAB和CAB中,并对辅助寄存器或堆栈指针进行修正。 ⑤读数R:将读出的数据1和数据2分别加载到数据总线DB和CB中。若是并 行操作指令,可同时将数据3的写地址加载到数据地址总线EAB中。 ⑥执行X:执行指令,写数据加载EB。 (3)完成一条指令需要的周期: 需要:预取指周期、取指周期、译码周期、寻址周期和读数周期。 4、TMS320VC5402共有多少可屏蔽中断?它们分别是什么?NMI和RS属于哪一类中断源? 答:(1)TMS320VC5402有13个可屏蔽中断。 (2)TMS320VC5402有的13个可屏蔽中断分别是:(课本56页最下面) 属于外部硬件中断。NMI和RS)3(.

DSP习题答案要点

一.填空题(本题总分12分,每空1分) 1.累加器A分为三个部分,分别为;;。 1.AG,AH,AL 2.TMS320VC5402型DSP的内部采用条位的多总线结构。 2.8,16 3.TMS320VC5402型DSP采用总线结构对程序存储器和数据存储器进行控制。3.哈佛 4.TMS329VC5402型DSP有个辅助工作寄存器。 4.8个 5.DSP处理器TMS320VC5402中DARAM的容量是字。 5.16K字 6.TI公司的DSP处理器TMS320VC5402PGE100有___________个定时器。 6.2 7.在链接器命令文件中,PAGE 1通常指________存储空间。 7.数据 8.C54x的中断系统的中断源分为____ ___中断和____ ____中断。 8.硬件、软件 1.TI公司DSP处理器的软件开发环境是__________________。 1.答:CCS(Code Composer Studio) 2.DSP处理器TMS320VC5402外部有___________根地址线。 2.答:20根 3.直接寻址中从页指针的位置可以偏移寻址个单元。 3.答:128 4.在链接器命令文件中,PAGE 0通常指________存储空间。 4.答:程序 5.C54x系列DSP处理器中,实现时钟频率倍频或分频的部件是_____________。 5.答:锁相环PLL 6.TMS320C54x系列DSP处理器上电复位后,程序从指定存储地址________单元开始工作。6.答:FF80h 7.TMS320C54x系列DSP处理器有_____个通用I/O引脚,分别是_________。 7.答:2个,BIO和XF 8.DSP处理器按数据格式分为两类,分别是_______ __;_____ ___。 8.答:定点DSP和浮点DSP 9.TMS329VC5402型DSP的ST1寄存器中,INTM位的功能是。 9.答:开放/关闭所有可屏蔽中断 10.MS320C54X DSP主机接口HPI是________位并行口。 10.答:8 1.在C54X系列中,按流水线工作方式,分支转移指令的分为哪两种类型:_______;_______。 1.答:无延迟分支转移,延迟分支转移 3.C54x的程序中,“.bss”段主要用于_______________。 3.答:为变量保留存储空间 4.从数据总线的宽度来说,TMS320VC5402PGE100是_______位的DSP处理器。 4.答:16位 7.TMS320VC5402型DSP处理器的内核供电电压________伏。 7.答:1.8v

DSP考试试题

《DSP原理及应用》 一、填空 1、在C语言和C54x汇编语言的混合程序设计中,C函数的参数和返回值传递到C54x的寄存器中,在函数“long func ( int *pl, int i2, int i3, int i4 )”中,*pl 传递到___AR0_寄存器,i2传递到___T0___寄存器,i4传递到AR1 寄存器,返回值由AC0 寄存器传递。 2、汇编语言“mov *AR0,AC0”使用的寻址方式是间接寻址模式,“mov #0x3, DPH”使用的寻址方式是直接寻址模式,“mov *(#0x011234),T2”使用的寻址方式是绝对寻址模方式。 3、指令执行前AC0的值是0012345678,那么汇编语句“AND #0x7f, AC0”,执行后,AC0的值是0000000078 。 4、C54x 的链接器命令文件中,SECTIONS命令的主要作用是告诉链接器如何将输入段组合成输出段,以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图,包括对存储器各部分的命名,以及规定它们的起始地址和长度。 二、简述题 1、根据你的理解,试列举DSP 芯片的特点? 答:哈佛结构;多总线结构;指令系统的流水线操作;专用的硬件乘法器;特殊的DSP指令;快速的指令周期;丰富的外设。 2、TMS320C54x芯片的总线结构有何特点,主要包括哪些总线?它们的功能是什么? 答:TMS320C54x DSP采用先进的哈佛结构并具有十二组总线,其独立的程序总线和数据总线允许同时读取指令和操作数,实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据,允许CPU在同一机器周期内进行两次读操作数和一次写操作数,独立的程序总线和数据总线允许CPU同时访问程序指令和数据。 包口12条总线,分别是:PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。 3、DSP为了降低功耗采取了哪些措施? 答:双电压供电;多种工作模式。 4、TMS320C54x的总存储空间为多少?可分为哪3类,它们的大小是多少?存储器空间的各自作用是什么? 答:程序空间16M Byte;I/O空间64K Words;数据空间8M Words。 5、TMS320C54x 有哪些寻址方式,它们是如何寻址的?试为每种寻址方式列举一条指令。答:直接寻址模式,mov #K16,DP; 间接寻址模式,mov *AR0,AC0; 绝对寻址模式,mov *(#0x011234),T2; MMR寻址模式,mov *abs16(#AR2),T2; 寄存器位寻址模式,btstp @30,AC1; 圆形寻址模式。 6、将C源程序转换成可执行文件需要经过哪些步骤? 答:创建C源文件;创建工程文件;创建连接器命令文件;编译整个工程文件;链接;生成可执行文件。 7、常用的TMS320C54x汇编命令有哪些,他们的作用是什么?

DSP历年期末考试及答案

DSP历年期末考试及答案

————————————————————————————————作者:————————————————————————————————日期:

试卷1 一.填空题(本题总分12分,每空1分) 1.TMS320VC5402型DSP的内部采用条位的多总线结构。2.TMS329VC5402型DSP有个辅助工作寄存器。 3.在链接器命令文件中,PAGE 1通常指________存储空间。 4.TI公司DSP处理器的软件开发环境是__________________。 5.直接寻址中从页指针的位置可以偏移寻址个单元。 6.TMS320C54x系列DSP处理器上电复位后,程序从指定存储地址________单元开始工作。7.MS320C54X DSP主机接口HPI是________位并行口。 8.TMS320VC5402型DSP处理器的内核供电电压________伏。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚;;来决定的。 二.判断题(本题总分10分,每小题1分,正确打“√”,错误打“×”)1.DSP 处理器TMS320VC5402的供电电压为5V。()2.TMS320VC5402型DSP内部有8K字的ROM,用于存放自举引导程序、u律和A律扩展表、sin函数表以及中断向量表。()3.MEMORY伪指令用来指定链接器将输入段组合成输出段方式,以及输出段在存储器中的位置。()4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。()5.DSP和MCU属于软件可编程微处理器,用软件实现数据处理;而不带CPU软核的FPGA 属于硬件可编程器件,用硬件实现数据处理。()6. C54x系列DSP的CPU寄存器及片内外设寄存器映射在数据存储空间的0000h-0080h中。 ()7.TMS320C54X 系列DSP可以通过设置OVL Y位实现数据存储空间和程序存储空间共享片内ROM。() 8. TMS320VC5402型DSP汇编指令READA的寻址范围为64K字。() 9.在TMS320VC5402型DSP所有中断向量中,只有硬件复位向量不能被重定位,即硬件复位向量总是指向程序空间的0FF80H位置。()10. C54x系列DSP只有两个通用的I/O引脚。()三.程序阅读题(本题总分30分,每小题10分) 1. 阅读下面的程序,回答问题。 .bss x, 8 LD #0001H,16,B STM #7,BRC STM #x,AR4 RPTB next-1 ADD *AR4,16,B,A STH A,*AR4+ next: LD #0,B 问题:(1)寄存器“BRC”的功能是什么? (2)汇编语句“ADD *AR4,16,B,A”执行了多少次? (3)执行语句“LD #0001H,16,B”后,累加器B的内容是多少? 2.已知DSP的三个时钟引脚状态CLKMD1-CLKMD3=111,外部晶振=10MHz,参数设置表:

《DSP原理及应用》试卷习题答案.doc

通信系《 DSP 原理及应用》期末考试题(答案) 姓名:学号:班级:分数: 考试时间: 15:40~ 17:30考试方式:开卷;注意:所有答案必须写在答题纸上,试卷上的答案无效! 一、填空题(每空 2 分,共 20 分) 1、在 C 语言和 C55x 汇编语言的混合程序设计中, C 函数的参数和返回值传递到 C55x的寄存器中。在函数“ long func(int *p1, int i2, int i3, int i4) 中, *p1 传递到AR0寄存器,i2传递到T0寄存器,i4 到AR1寄存器,返回值由AC0寄存器传递。传递 ” 2、汇编语言“mov *AR0,AC0”使用的寻址方式是间接寻址模式,“mov#0x3, DPH”使用的寻址方式是直接寻址模式,“ mov*(#0x011234) ,T2”使用 的寻址方式是绝对寻址模式。 3、指令执行前 AC0的值是 0012345678,那么汇编语句“ AND #0x7f , AC0”, 执行之后,AC0的值是0000000078。 4、C55x 的链接器命令文件中, SECTIONS命令的主要作用是告诉链接器如何将输 入段组合成输出段,以及在存储器何处存放输出。MEMORY命令的主要作用是定义目标系统的存储器配置图,包括对存储器各部分的命名,以及规定它们的起始地址和长 度。 二、简述题(共40 分) 1、根据你的理解,试列举DSP 芯片的特点?( 5 分) 答:哈佛结构;多总线结构;指令系统的流水线操作;专用的硬件乘法器;特殊的 指令;快速的指令周期;丰富的外设 DSP 2、TMS320C55x芯片的总线结构有何特点,主要包括哪些总线?它们的功能是 什么?( 6 分)

《DSP原理与应用》期末考试试题

一、单项选择题:(每小题2分,共30分) 1、下面对一些常用的伪指令说法正确的是:( D ) A、.def所定义的符号,是在当前模块中使用,在别的 模块中定义的符号; B、.ref 所定义的符号,是当前模块中定义,并可在别 的模块中使用的符号; C、.sect命令定义的段是未初始化的段; D、.usect命令定义的段是未初始化的段。 2、要使DSP能够响应某个可屏蔽中断,下面的说法正确的 是( B) A、需要把状态寄存器ST1的INTM位置1,且中断屏蔽 寄存器IMR相应位置0 B、需要把状态寄存器ST1的INTM位置1,且中断屏蔽 寄存器IMR相应位置1 C、需要把状态寄存器ST1的INTM位置0,且中断屏蔽 寄存器IMR相应位置0 D、需要把状态寄存器ST1的INTM位置0,且中断屏蔽 寄存器IMR相应位置1 3、对于TMS320C54x系列DSP芯片,下列说法正确的 是………… ( C ) A、 8位DSP B、32位DSP C、定点型DSP D、浮 点型DSP 4、若链接器命令文件的MEMORY部分如下所示: MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是() A、程序存储器配置为4K字大小 B、程序存储器配置 为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名 为DATA 5、在串行口工作于移位寄存器方式时,其接收由()来启动。 A、REN B、RI C、REN和RI D、TR 6、执行指令PSHM AR5之前SP=03FEH,则指令执行后SP=( A ) A、03FDH B、03FFH C、03FCH D、0400H 7、TMS320C54X DSP采用改进的哈佛结构,围绕____A__组_______位总线建立。 A、8,16 B、16,8 C、8,8 D、16, 16 8、TMS320C54X DSP汇编指令的操作数域中, A 前缀

DSP原理及应用考试卷答案

河南理工大学DSP课程考试试卷 1、对于TMS320C54x系列DSP芯片,下列说法正确的是( C ) (A) 专用型DSP (B)32位DSP (C) 定点型DSP (D) 浮点型DSP 2、要使DSP能够响应某个可屏蔽中断,下面的说法正确的是(B ) A.需要把状态寄存器ST1的INTM位置1,且中断屏蔽寄存器IMR相应位置0 B.需要把状态寄存器ST1的INTM位置1,且中断屏蔽寄存器IMR相应位置1 C.需要把状态寄存器ST1的INTM位置0,且中断屏蔽寄存器IMR相应位置0 D.需要把状态寄存器ST1的INTM位置0,且中断屏蔽寄存器IMR相应位置1 3、若链接器命令文件的MEMORY部分如下所示: MEMORY { PAGE 0: PROG: origin=C00h, length=1000h PAGE 1: DATA: origin=80h, length=200h } 则下面说法不正确的是(A) A、程序存储器配置为4K字大小 B、程序存储器配置为8K字大小 C、数据存储器配置为512字大小 D、数据存储器取名为DATA 5、C54X DSP的流水线是由(B )级(也即是由多少个操作阶段)组成。 (A) 4 (B) 6 (C) 8 (D) 10 6、假定AR3中当前值为200h,AR0中的值为20h,下面说法正确的是() A、在执行指令*AR3+0B后,AR3的值是200h; B、在执行指令*AR3-0B后,AR3的值为23Fh; C、在执行指令*AR3-0B后,AR3的值是180h; 7、下面对一些常用的伪指令说法正确的是:(D ) A、.def所定义的符号,是在当前模块中使用,而在别的模块中定义的符号; B、.ref 所定义的符号,是当前模块中定义,并可在别的模块中使用的符号; C、.sect命令定义的段是未初始化的段; D、.usect命令定义的段是未初始化的段。 8、在采用双操作数的间接寻址方式时,要使用到一些辅助寄存器,在此种寻址方式下,下面的 那些辅助寄存器如果使用到了是非法的( D )

DSP历年期末试卷及答案精选文档

D S P历年期末试卷及答 案精选文档 TTMS system office room 【TTMS16H-TTMS2A-TTMS8Q8-

试卷1 一.填空题(本题总分12分,每空1分) 1.TMS320VC5402型DSP的内部采用条位的多总线结构。2.TMS329VC5402型DSP有个辅助工作寄存器。 3.在链接器命令文件中,PAGE 1通常指________存储空间。 4.TI公司DSP处理器的软件开发环境是__________________。 5.直接寻址中从页指针的位置可以偏移寻址个单元。 6.TMS320C54x系列DSP处理器上电复位后,程序从指定存储地址________单元开始工作。 7.MS320C54X DSP主机接口HPI是________位并行口。 型DSP处理器的内核供电电压________伏。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚;;来决定的。 二.判断题(本题总分10分,每小题1分,正确打“√”,错误打“×”)1.DSP 处理器TMS320VC5402的供电电压为5V。()

2.TMS320VC5402型DSP内部有8K字的ROM,用于存放自举引导程序、u 律和A律扩展表、sin函数表以及中断向量表。 ( ) 3.MEMORY伪指令用来指定链接器将输入段组合成输出段方式,以及输出段在存储器中的位置。( ) 4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。 () 5.DSP和MCU属于软件可编程微处理器,用软件实现数据处理;而不带CPU 软核的F P G A属于硬件可编程器件,用硬件实现数据处理。 ()6. C54x系列DSP的CPU寄存器及片内外设寄存器映射在数据存储空间的0000h-0080h中。 () 7. TMS320C54X 系列DSP可以通过设置OVLY位实现数据存储空间和程序存储空间共享片内ROM。 ( )

DSP期末试题与答案要点

一、填空题: 1. DSP芯片的结构特点主要有改进的哈佛结构、低功耗设计、高度并行性、 多处理单元、特殊的DSP指令等。 2.C54x DSP具有两个 40 位累加器。累加器A的 AG或32-39 位是保护位。3.软件中断都是由 INTR K 、 TRAP K 和 RESET 产生。4.TMS320C54X片内有8条16位主总线,它们是1条程序总线、 3条数据总线、 4条地址总线。 5.MEMROY的作用是用于描述系统实际的硬件资源,用来定义用户设计的系统中所包含的各种形式的存储器,以及它们占据的地址范围,SECTIONS的作用是用于描述输入段怎样被组合到输出段内,在可执行程序内定义输出段,规定存储器内何处存放置输出段,允许重命名输出段。 6. 执行复位操作后,下列寄存器的初始值分别为:ASM= 0 、DP= 0 。7.TMS320C54x有三种类型的串行口:标准同步串行口(SPI)、缓冲串行口 (BSP)、和时分多路复用串行接口(TDM)。 8.桶形移位器能把输入的数据进行 0-31位的左移和 0-15 位的右移。 9.即寻址方式中的立即数有两种数值形式,数值的位数为 3、5、8、9 位时为短立即数;数值的位数为 16 位时是长立即数。 10.DSP片内寄存器在C语言中一般采用指针方式来访问,常常采用的方法是将DSP寄存器地址的列表定义在头文件中(reg.h)。 11. 所有TMS320C54X芯片内部都包含程序存储器和数据存储器。12.直接寻址就是在指令中包含有数据存储器地址的低7位用作偏移地址,并与基地地址组成16位的数据存储器地址。 13.定时器主要由3个寄存器所组成,包括定时寄存器TIM 、定时周期寄存器PRD 、定时控制寄存器TCR 。 14.链接器对段的处理主要通过 MEMORY 和 SECTIONS 两个命令完成。15.OVLY= 0 ,则片内RAM只安排到数据存储空间。DROM= 1 ,则部分片内ROM安排到数据空间。 16.C54X的工作方式状态寄存器PMST提供了三个控制位,包括 MP/非MC 、 OVLY 、DROM 。 17. DSP芯片的结构特点主要有改进的哈佛结构、流水线操作、专用的硬件乘法器、快速的指令周期、特殊的DSP指令等。 18.ST1的CPL= 1 表示选用堆栈指针(SP)的直接寻址方式。 19.TMS320C54X有3个16位寄存器作为状态和控制寄存器,它们是状态寄存器ST0 、状态寄存器ST1 、处理器工作方式状态寄存器PMST 。 20.ST1的C16= 0 表示ALU工作在双精度算术运算方式。 21.时钟发生器包括一个内部振荡器和一个锁相环(PLL)电路。 22.所有的COFF文件都包含三种形式的段,分别是 .text 文本段、 .data 数据段、和 .bss 保留空间段。 23.状态寄存器ST1中CPL=0表示使用DP ,CPL=1表示选择的是使用SP 。 24.累加器寻址的两条指令分别是 READA Smem 、 WRITA Smem 。 二、简答题 1.简述TMS320C54x的7种基本的数据寻址方式。

DSP原理与应用_考试复习题 答案

5.CMD文件的有两大功能,一是通过MEMORY伪指令来指示存储空间,二是????????通过S E C T I O N S伪指令来指明存储空间位置????。????????。填空: 1.TI公司的定点DSP 产品主要有TMS320C2000系列、TMS320C5000系列和 TMS320C6000系列。 2.TMS320X2812主频高达150mhz,采用哈佛总线结构模式。 3.TMS320X2812芯片的封装方式有?176?引脚的PGF低剖面四芯线扁平LQFP封装和179针的GHH球形网络阵列?BGA封装??。 4.TMS320X2812的事件管理器模块包括 2个通用定时器、 3个比较单元、 3个捕获单元、以及 1个正交编码电路。 5.CMD文件的有两大功能,一是通过MEMORY伪指令来指示存储空间,二是通过sections伪指令来分配到存储空间。 6.“# pragma DATA_SECTION”命令用来定义数据段,“# pragma DATA_SECTION”命令用来定义。 7.TMS320X2812三级中断分别是CPU级、 PIE中断和外设级。 8.F2812存储器被划分成程序空间和数据空间、保留区和 CPU中断向量。 9.SCI模块的信号有外部信号、控制信号和中断信号。 10.F2812 DSP中传送执行指令所需的地址需要用到PAB 、DRAB和EAB 这3条地址总线。 11.C语言程序经过编译后会生成两大类的段:?代码段???和??数据段??。 简答: 1.DSP芯片有哪些主要特点? DSP的主要特点有: 1.哈佛结构 2.多总线结构 3.流水线结构 4.多处理单元 5特殊的DSP指令 6.指令周期短 7.运算精度高 8.硬件配置强。 2.简述典型DSP应用系统的构成。 一个典型的DSP系统应包括抗混叠滤波器、数据采集A/D转换器、数字信号处理器DSP、D/A转换器和低通滤波器等组成。 输入信号首先进行带限滤波和抽样,然后进行数模变换将信号变换成数字比特流,根据奈奎斯特抽样定理,对低通模拟信号,为保持信号的不丢失,抽样频率至少必须是输入带限信号最高频率的2倍。

DSP历年期末试卷及答案

试卷1 一?填空题(本题总分12分,每空1分) 1 . TMS320VC540 2 型DSP的内部采用_________________ 条___________ 位的多总线结构。 2 . TMS329VC5402 型DSP有 ____________________ 个辅助工作寄存器。 3 ?在链接器命令文件中,PAGE 1通常指__________ 储空间。 4 . TI公司DSP处理器的软件开发环境是___________________ 。 5?直接寻址中从页指针的位置可以偏移寻址_______________ 个单元。 6 . TMS320C54X 系列DSP处理器上电复位后,程序从指定存储地址________________ 元开始工作。 7 . MS320C54X DSP 主机接口 HPI 是_____________ 并行口。 8. TMS320VC5402 型DSP处理器的内核供电电压______________ 。 9. C54x系列DSP上电复位后的工作频率是由片外3个管脚__________ ; ________ ; ____ 来决定的。 二.判断题(本题总分10分,每小题1分,正确打“V”,错误打“X”) 1 . DSP处理器TMS320VC540 2 的供电电压为 5V。() 2 . TMS320VC5402 型DSP内部有8K字的ROM,用于存放自举引导程序、u律和A律扩展表、sin函数表以及中断向量表。 () 3 . MEMORY伪指令用来指定链接器将输入段组合成输出段方式,以及输出段在存储器中 的位置。() 4. DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。()

DSP试题及答案1

DSP技术期末考试试题 __________班姓名___________ 学号_______________ (请考生注意:本试卷共 5 页,8道大题) TMS320C54X系列,所有答案均以54系列为主,特此声明) 一、单项选择题:(每小题2分,总计20分) 1、以下各项哪项不属于DSP芯片的主要特点答:(B ) (A)哈佛结构(B)事务型处理器(C)指令系统的流水线操作(D)多总线结构2、哈佛结构与冯.诺依曼结构的区别在于答:(A ) (A)不止一条数据总线(B)多个存储器 (C)允许流水线操作(D)专用的硬件乘法器 3、TMS320C54x的中央处理器由以下哪项组成答:(A )(A)运算部件和控制部件(B)算术逻辑单元和累加器 (C)累加器和乘法器(D)ST1和STO 4、以下各项哪项不属于选择DSP 芯片时考虑的因素答:(D ) (A)运算速度(B)精度和动态范围(C)价格(D)外观 5、C54x通过3个状态位,可以很方便地“使能”和“禁止”片内存储器在程序和数据空间中的映射。如果使片内ROM可以映射到数据空间,则应选择以下哪个作为设定 答:(D )(A)MP/MC=1 (B) OVLY=1 (C) DROM=0 (D) DROM=1 6、若使CPL=1,DP=1,SP=0100H,执行直接寻址语句:ADD 30H,A 后,则得到16位的数据存储器实际地址为:答:( B )(A)00B0H(B)0130H(C)0031H(D)0030H 7、双数据存储器操作数间接寻址所用辅助寄存器只能是以下哪项答:(C )(A)AR0 AR1 AR2 AR3 (B)AR1 AR2 AR3 AR4 (C)AR2 AR3 AR4 AR5 (D)AR0 AR1 AR6 AR7

DSP原理及应用课后习题答案

简述DSP芯片的主要特点 哈佛结构----将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问。 多总线结构---保证在一个机器周期内可以多次访问程序存储空间和数据存储空间。 指令系统的流水线操作--减少指令执行时间,增强处理器的处理能力。取址,译码,取操作和执行四个阶段。 专用的硬件乘法器--使乘法累加运算能在单个周期内完成。 特殊的DSP指令、快速的指令周期、硬件配置强。 详细描述冯诺依曼结构和哈佛结构,并比较不同? 冯诺依曼结构--数据和程序共用总线和存储空间,在某一时刻,只能读写程序或者读写数据。将指令、数据、地址存储在同一个存储器统一编址,依靠指令计数器提供的地址来区分是指令‘数据还是地址,取指令和取操作数都访问同一存储器,数据吞吐率低。 哈佛结构----将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问。改进的还允许在程序存储空间和数据存储空间之间相互传送数据。 DSP系统的设计过程? 确定DSP系统设计的性能指标;进行算法优化与模拟;选择DSP芯片和外围芯片;进行硬件电路的设计;进行软件设计;进行软硬件综合调试。 请描述TMS320C54x的总线结构? C54X采用先进的哈佛结构并具有八组总线, 其独立的程序总线和数据总线允许同时读取指令和操作数,实现高度的并行操作。程序总线PB传送从程序存储器来的指令代码和立即数。 3组数据总线连接各种元器件。CB和D B总线传送从数据存储器读出的操作数,EB总线传送写入到存储器中的数据。(1分) 4组地址总线PAB\CAB\DAB\EA B传送执行指令所需的地址。 TMS320C54x片内存储器一般包括哪些种类?如何配置片内存储器? C54X片内存储器一般包括两种类型:ROM(只读存储器),RAM(随机访问存储器)。RAM又可分为双访问DARAM和单访问SARAM。 简述TMS320C54X芯片的CPU各组成部分及其功能。 CPU状态和控制寄存器:用于设置各种工作条件和工作方式的状态以及存储器配置状态和控制信息。 40位算术逻辑单元、40位累加器A和B:两者共同完成算术运算和逻辑运算。 桶形移位寄存器:使处理器能完成数字定标,位提取,对累加器进行归一化处理等操作。 乘法器/加法器单元:在单周期内完成一次乘法累加运算。 比较选择和存储单元:是专门为V iterbi算法设计的加法,比较,选择操作的硬件单元。 指数编码器:用于支持单周期指令EXP的专用硬件。 TMS320C54x存储器包括哪几个空间? 64k程序存储空间:程序指令和程序中所需的常数表格 64k数据存储空间:存储需要程序处理的数据或程序处理后的结果 64kI/O存储空间:存储与外部存储器映像的外设接口 TMS320C54x有几种状态和控制寄存器?它们的功能? 状态寄存器ST0 和状态寄存器ST1:0和1包括了各种工作条件和工作方式的状态 处理器方式状态寄存器PMST:包括了存储器配置状态和控制信息 TMS320C54x的片内外设有哪些?以及它们的功能? 通用I/O引脚:扩展外部存储器; 定时器:用于周期性的产生中断和周期输出; 时钟发生器:为C54X提供时钟信号; 主机接口:外部主机或主处理器可以通过HPI接口读写C54X的片内RAM,从而大大提高数据交换能力; 串行口:这些串口可提供全双工,双向的通信功能,可与编解码器,串行AD转换器和其他串行器件通信,也可以用于微

相关文档
最新文档