第7章_微型计算机存储器习题参考答案

第7章_微型计算机存储器习题参考答案
计算机存储器
7.1 ⼀个微机系统中通常有哪⼏级存储器？它们各起什么作⽤？性能上有什么特点？
答：⼀个微机系统中通常有3级存储器结构：⾼速缓冲存储器、内存储器和辅助存储器。

⾼速缓冲存储器简称快存，是⼀种⾼速、⼩容量存储器，临时存放指令和数据，以提⾼处理速度。

内存存取速度快，CPU可直接对它进⾏访问，⽤来存放计算机运⾏期间的⼤量程序和数据。

辅存存储容量⼤，价格低，CPU不能直接进⾏访问，通常⽤来存放系统程序、⼤型⽂件及数据库等。

7.2 半导体存储器分为哪两⼤类？随机存取存储器由哪⼏个部分组成？
答：根据存取⽅式的不同，半导体存储器可分为随机存取存储器RAM和只读存储器ROM 两类。

其中随机存取存储器主要由地址译码电路、存储体、三态数据缓冲器和控制逻辑组成。

7.3 什么是SRAM，DRAM，ROM，PROM，EPROM和EEPROM？
答：SRAM：静态随机存取存储器；DRAM：动态随机存取存储器；ROM：掩膜只读存储器；PROM：可编程的只读存储器；EPROM：可擦除可编程只读存储器；EEPROM：⽤电可擦除可编程只读存储器。

7.4 常⽤的存储器⽚选控制⽅法有哪⼏种？它们各有什么优缺点？
答：常⽤的存储器⽚选控制译码⽅法有线选法、全译码法和部分译码法。

线选法：当存储器容量不⼤、所使⽤的存储芯⽚数量不多、⽽CPU寻址空间远远⼤于存储器容量时，可⽤⾼位地址线直接作为存储芯⽚的⽚选信号，每⼀根地址线选通⼀块芯⽚，这种⽅法称为线选法。

直观简单，但存在地址空间重叠问题。

全译码法：除了将低位地址总线直接与各芯⽚的地址线相连接之外，其余⾼位地址总线全部经译码后作为各芯⽚的⽚选信号。

采⽤全译码法时，存储器的地址是连续的且唯⼀确定，即⽆地址间断和地址重叠现象。

部分译码法：将⾼位地址线中的⼀部分进⾏译码，产⽣⽚选信号。

该⽅法常⽤于不需要全部地址空间的寻址、采⽤线选法地址线⼜不够⽤的情况。

采⽤部分译码法存在地址空间重叠的问题。

7.5 动态RAM为什么要进⾏定时刷新？EPROM存储器芯⽚在没有写⼊信息时，各个单元的内容是什么？
答：DRAM的基本存储电路利⽤电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因此对DRAM必须定时进⾏刷新，使泄漏的电荷得到补充。

EPROM存储器芯⽚在没有写⼊信息时，各个单元的内容是1。

7.6 某SRAM的单元中存放有⼀个数据如5AH，CPU将它读取后，该单元的内容是什么？答：5AH。

7.7 下列ROM芯⽚各需要多少个地址输⼊端？多少个数据输出端？
（1）16×4位（2）32×8位
（3）256×4位（4）512×8位
答：（1）16×4位：14个地址输⼊端和4个数据输出端。

（2）32×8位：15个地址输⼊端和8个数据输出端。

（3）256×4位：18个地址输⼊端和4个数据输出端。

（4）512×8位：19个地址输⼊端和8个数据输出端。

7.8 若某微机有16条地址线，现⽤SRAM 2114（1K×4）存储芯⽚组成存储系统，问采⽤线选译码时，系统的存储容量最⼤为多少？需要多少个2114存储器芯⽚？
答：6K×8，需要12⽚2114存储器芯⽚。

7.9 某RAM芯⽚的存储容量为1024×8位，该芯⽚的外部引脚应有⼏条地址线？⼏条数据线？若已知某RAM芯⽚引脚中有15条地址线，8条数据线，那么该芯⽚的存储容量是多少？答：RAM芯⽚的存储容量为1024×8位，该芯⽚的外部引脚应有10条地
址线，8条数据线。

若已知某RAM芯⽚引脚中有15条地址线，8条数据线，那么该芯⽚的存储容量是32K×8位。

7.10 已知某微机控制系统中的RAM容量为4K×8位，⾸地址为3000H，求其最后⼀个单元的地址。

若⼀个RAM芯⽚，⾸地址为3000H，末地址为63FFH，求其内存容量。

答：最后⼀个单元地址为3FFFH。

内存容量为13K×8位。

7.11 设有⼀个具有20位地址和8位字长的存储器，问：
（1）该存储器能够存储多少字节的信息？
（2）如果该存储器由64K×1位的RAM芯⽚组成，需要多少⽚？
（3）在此条件下，若数据总线为8位，需要多少位地址线作芯⽚选择？
答：（1）存储1M字节的信息。

（2）需要128⽚。

（3）需要4位地址线作芯⽚选择。

7.12 ⽤下列芯⽚构成存储器系统，需要多少个RAM芯⽚？需要多少位地址作为⽚外地址译码？设系统有20位地址线，采⽤全译码⽅式。

（1）512×4位RAM构成16KB的存储器系统。

（2）64K×1位RAM构成256KB的存储器系统。

答：（1）需要64个芯⽚，需要11位地址线作为⽚外地址译码。

（2）需要32个芯⽚，需要4位地址线作为⽚外地址译码。

7.13 试为某8位微机系统设计⼀个具有8KB ROM和40KB RAM的存储器。

要求ROM⽤EPROM芯⽚2732组成，从0000H地址开始；RAM⽤SRAM芯⽚6264组成，从4000H地址开始。

解：按照设计的⼀般步骤，设计过程如下：
1、该系统的寻址空间最⼤为64KB，其中0000H～1FFFH为EPROM区，需要2⽚EPROM 芯⽚，4000H～0DFFFH为RAM 区，需要5⽚SRAM芯⽚。

2、根据所采⽤的存储芯⽚容量，可画出地址分配表，如下所⽰。

3、考虑⽤3–8译码器完成⼆次译码，⽤适当逻辑门完成⼆次译码。

假定选⽤74LS138和或门，则相应地址译码电路下所⽰。

去2⽚
EPROM
去5⽚SRAM A A A A。