电话计费器-副本介绍

齐齐哈尔大学FPGA课程设计
题目鉴于 FPGA的电话计费器的设计
学院通讯与电子工程学院
专业班级
学生姓名
指导教师
FPGA 课程设计（论文）
摘要
本课程设计制作了一个鉴于 FPGA的卡式电话计费器，系统采纳 Verilog HDL 硬件语言并在 Quartus II 平台长进行仿真。

论文简单介绍了设计方法 , 并给出了设计框图和详尽设计过程 , 包含三个模块: 控制与计费模块、显示模块和报警模块。

本计费器特色是低成本，可配置性好，可适应各样不一样的费率要求，计费器自动辨别所拨号码，实现自动计费。

重点词：电话计费； FPGA；Verilog HDL
FPGA 课程设计（论文）
目录
摘要 (I)
目录 (II)
第 1 章绪论 (1)
课题背景 . (1)
公用电话的要求 . (1)
课题研究内容 . (2)
第 2 章 FPGA 简介 . (3)
2.1 FPGA 概括 (3)
2.2 FPGA 的基本构造 (3)
2.3 FPGA 的特色 (4)
2.4 FPGA 的长处 (4)
电路设计中 FPGA的应用 (5)
第 3 章整体设计方案 (5)
电话计费系统设计要求 . (5)
系统构成框图 . (6)
第 4 章单元设计 (7)
QuartusII简介 (7)
Verilog HDL语言 (8)
电话计费控制设计 . (8)
功能电路图 (10)
第 5 章仿真调试 (11)
市话仿真 . (12)
长话仿真 . (14)
特别电话仿真 (15)
总结 (17)
致谢 (18)
参照文件 (19)
附录 (20)
第1章绪论
1.1 课题背景
在商品经济的大潮中 , 人们对电话的需求日趋增添 , 鼎力发展公用电话 , 以知足流感人员办理业务、 BP 机用户回电话的需要 . 在公用电话业务发展中 , 因为诸多原由 , 计费严禁现象困扰着公话管理人员 , 同时因为公用电话业主人员
的社会背景复杂 ,管理也较杂乱,多收、错收、乱收费的现象时有发生,严重影响了电信局在用户中的形象。

跟着我国电信事业的高速发展，我国的公用电话业务量也快速增添。

在技术上，近十年里，我国公用电话经历了电话计费器、投币电话、磁卡电话、IC 卡
电话以及智能公话等多种形态，基本实现了从有人值守到无人值守方式的过渡。

电
话计费器是一种用于有人值守的公用电话计费装置，是最早在全国获取普及的公用
电话设施，它的主要特色是投入少，发展业务方便。

1995 年，原邮电部公布了
《集中管理公用电话计费器技术要求》，经过管理系统对电话计费器的资费推行集
中管理，解决了在单机上能够改正资费惹起的乱收费现象。

这类有人值守
方式对我国初期的公用电话发展起了很大的作用，此刻我国大概还有1128 万部采纳电话计费器的公用电话。

长久以来，公用电话由中国网通和中国电信经营，跟着我国多家电信运营商场面的形成，更多的运营公司开始对这一业务感兴趣。

这些后起的电信运营公司均充足认识到，只管跟着公用电话数目的增添以及挪动通讯的迅猛发展，公用电话的话费收入增添有所减缓，公用电话仍旧是我国使用效率最高、利润最好的通讯业务之一，有着巨大的发展潜力。

1.2 公用电话的要求
跟着两条电话线送出的信电话普及率的提升和无线通讯的快速发展，从表面上看公用电话市场仿佛遇到很大的限制。

美国、欧洲已经体现出这类趋向。

但我国的国情有很大的不一样，第一，在美国有二百多万部公用电话（以投币电话为主），差不多占美国人口的 1％，而在我国各样形式的公用电话总量也可是 300 万部～
400万部。

我国人口多，不论从公用电话占人口的比率仍是与电话普及率对比来
讲，发展潜力还很大。

第二，我国与西方国家的经济发展水平有很大的差距，西
方发达国家个人收入的散布呈橄榄形，有大批的中产阶级，使用挪动电话对他们
来说不过生活习惯问题，没有任何经济压力；我国是发展中国家，个人收入是明
显的金字塔形构造，中低收入人群占全国人口的多半，这些不常常使用电话通讯的人群将是公用电话的巨大的潜伏用户。

跟着我国公民经济的快速增添、乡村人口的逐渐城市化、交通和旅行事业的不停发展，这部分数目巨大的人群将络绎不绝地转变为公用电话市场的现适用户，公用通讯业务的发展应当说如日中天。

公用电话是中国网通的一个重要的，拥有绝对竞争优势的业务品种，应当充
足提升已有的各种资源的使用效率，使公用电话业务的运营效益获取进一步提
高，成为各项通讯业务中的聚宝盆。

第一，应进一步稳固和发展成熟的公用电话业务，抓好IC 卡业务的管理，
努力开发市场，合理布局。

因为中国网通的 IC卡公用电话市场普及率已达到相当
程度，已经是一项成熟的业务，是中国网通的巨大资源。

智能公话，利用智能网
的电话卡功能实现公用电话业务，当前，能够作为公用电话的一种增补形式，用于一些特定地区的场所，如：学校，大型的劳动密集型公司等，此后的发展另有
很大的潜力。

智能网供给电话卡业务本已经是一项成熟的业务，在任何一部带双音
多频拨号的一般电话上都能够使用智能电话卡打电话。

除此以外，智能网还能够
供给和展开好多新业务，所以，在智能网上实现通讯量巨大的公用通讯业务能否
会影响智能网其余业务的发展还有待进行深入的研究。

其次，努力实现公用电话花费支付方式的多样化。

公用电话是一种公用的通
信工具，多种的支付方式能够使需要用公用电话的人能更方便地使用。

再次，由于通讯业的拆分和重组，各省已刊行当地卡，使原 IC卡可全国通用的优势不复存在。

所以，应当赶快对现有的 IC 卡公用电话进行改造，刊行带安全算法的 IC卡，便于南北公司之间的结算，同时要使现有的 IC卡电话合适智能网电话卡的自动拨号流程。

经过使用带安全算法的新一代 IC 卡，使各省之间结算的及时率和正确率提升，
使 IC 卡电话的发展进入良性循环的轨道。

最后，合时发展多媒体、多业务的公用通讯业务。

跟着科学技术的快速发展，特别是互联网的快速发展，人类进入了信息时代。

所以，对电话计费器需求愈来愈多 , 卡式电话计费器就是此中之一。

在这类
状况下 , 各样型号的电话计费器应运而生 , 蓬勃发展起来。

1.3 课题研究内容
IC卡公用电话近几年在我国获取快速普及，属于国家强迫检定的贸易结算计量用具。

其计费器就是提升电话使用效率的有效手段。

往常的公用电话计费器要求电
话线路在电话接通时供给一个反极性信号 , 用以触发计时电路开始工作。

本文研究
用可编程逻辑芯片 FPGA实现电话计费器的计时计费。

计费器拥有计时计费正确 ,
工作靠谱 , 线路简单 , 制作简单 , 成本便宜等特色。

设计要求以下 :
（1）“话卡插入”和“电话接通”信号用按键模拟。

（ 2）电话局反应输入的话务种类信号分区内电话、长途电话和特种电话 3 种，也可按键模拟。

（3）话费单价为区内电话每分钟3角；长途电话每分钟 6角；特种电话不计费。

（4）话卡币值信息储存在 RAM中，当“话卡插入”信号有效后，计费器读出并以 3位十进制显示卡值余额，显示范围为 00.0 ～128.0 元，当“电话接通”信号有效后，计费器依据话务单价按通话时间扣除卡值余额，而且每分钟刷新一次余额显示。

（5）通话过程中若余额不足一分钟时提出告警提示，告警信号每次一秒、间隔一秒、一分钟后发出切断电话信号（用发光二极管模拟）。

第 2 章 FPGA简介
2.1 FPGA 概括
FPGA是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic) 、可编程逻辑器件 PLD(Programmable Logic Device) 等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路 ASIC（ Application Specific Integrated Circuit ）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又战胜了原有可编程器件门电路数有限的弊端。

FPGA能达成任何数字器件的功能，上至高性能 CPU,下至简单的 74系列电路，都能够用 FPGA来实现。

FPGA好像一张白纸或是一聚积木，工程师能够经过传统的原理图输入法，或是硬件描绘语言自由设计一个数字系统。

经过软件仿真，我们能够早先考证设计
的正确性。

在 PCB达成此后，还能够利用 FPGA的在线改正能力，随时改正设计而不用变动硬件电路。

使用 FPGA来开发数字电路，能够大大缩短设计时间，减少 PCB 面积，提升系统的靠谱性。

PLD的这些长处使得 PLD技术在 90年月此后获取飞快的发展，同时也大大推进了电子设计自动化EDA软件和硬件描绘语言 VHDL的进步。

2.2 FPGA 的基本构造
FPGA在构造上包类可编程资源：可编程逻辑功能采纳了逻辑模块CLB （ Configurable Logic Block），可编程I/O快（Input Output Block）和可编程
FPGA 课程设计（论文）
互连 IR（Interconnect Resource）。

可编程逻辑功能模块是实现用户功能的基本
单元，他们往常摆列成一个阵列，漫步于整个芯片：可编程I/O 块，达成芯片上
逻辑与外面封装脚的接口，常阵列于芯片周围，可编程内部互连包含各样长度的
线段和编程连结开关，它们将各个可编程逻辑块或I/O 快连结起来，构成特定功
能的电路。

不一样厂家生产的 FPGA在可编程逻辑块的规模、内部互连线的构造和采
用的可编程元件上存在较大的差别。

较常用的是Xilinx和Altera公司的FPGA器
件。

常有 FPGA的构造主要有：查找表构造、多路开关构造、多级与非门构造。

2.3 FPGA 的特色
FPGA拥有系统构造和逻辑单元灵巧、集成度高以及合用范围宽等特色。

兼容
了 PLD和通用门阵列的长处，可实现较大规模的电路，编程也很灵巧。

与门阵列等
其余 ASIC对比，它又拥有设计开发周期短、设计制造成本低、开发工具先进、标
准产品无需测试、质量稳固以及可及时在线查验等长处，所以被宽泛应用于产
品的原型设计和产品生产 ( 一般在 10,000 件以下 ) 之中。

几乎全部应用门阵列、 PLD
和中小规模通用数字集成电路的场合均可应用FPGA。

FPGA的基本特色主要有：
(1)采纳 FPGA设计 ASIC电路，用户不需要投片生产，就能获取合用的芯片。

(2)FPGA可做其余全定制或半定制ASIC电路的中试样片。

(3)FPGA内部有丰富的触发器和I/O 引脚。

(4)FPGA是 ASIC电路中设计周期最短、开发花费最低、风险最小的器件之一。

(5)FPGA采纳高速 CHMOS工艺，功耗低，能够与 CMOS、TTL电平兼容。

能够说， FPGA芯片是小批量系统提升系统集成度、可* 性的最正确选择之一。

当前 FPGA的品种好多，有XILINX的 XC系列、TI 公司的 TPC系列、ALTERA公司
的 FIEX 系列等。

FPGA是由寄存在片内 RAM中的程序来设置其工作状态的，所以，
工作时需要对片内的 RAM进行编程。

用户能够依据不一样的配置模式，采纳不一样的
编程方
式。

加电时， FPGA芯片将 EPROM中数据读入片内编程RAM中，配置达成后，FPGA
进入工作状态。

掉电后，FPGA恢复成白片，内部逻辑关系消逝，所以，FPGA能够
频频使用。

FPGA的编程不必专用的FPGA编程器，只须用通用的EPROM、PROM
编程器即可。

当需要改正FPGA功能时，只要换一片EPROM即可。

这样，同一片FPGA，
不一样的编程数据，能够产生不一样的电路功能。

所以，FPGA的使用特别灵巧。

2.4 FPGA 的长处
FPGA芯片都是特别的 ASIC芯片，除了拥有 ASIC的特色以外，还拥有以下3个
4
长处：
(1)跟着超大规模集成电路（VLSI，Very Large Scale IC ）工艺的不停提升，
单调芯片内部能够容纳上百万个晶体管，FPGA芯片的规模也愈来愈大，其单片逻
辑门数已达到上百万门，它所能实现的功能也愈来愈强，同时也能够实现系统集成。

(2)FPGA芯片在出厂以前都做过百分之百的测试，不需要设计人员肩负投
片风险和花费，设计人员只要在自己的实验室里就能够经过有关的软硬件环境来
达成芯片的最后功能设计。

所以，FPGA的资本投入小，节俭了很多潜伏的花
销。

(3)用户能够频频地编程、擦除、使用或许在外头电路不动的状况下用不一样
的软件实现不一样的功能。

所以，用FPGA试制样片，能以最快的速度占据市场。

FPGA
软件包中有各样输入工具和仿真工具及疆域设计工具和编程器等全线产品，电路设
计人员在很短的时间内便可达成电路的输入、编译、优化、仿真，直至最后芯
片的制作。

当电路有少许变动时，更能显示出 FPGA的优势。

电路设计人员使用
FPGA 进行电路设计时，不需要具备特意的 IC（集成电路）深层次的知识， FPGA软
件易学易用，能够使设计人员更能集中精力进行电路设计，快速将产品推向市场。

2.5 电路设计中FPGA的应用
连结逻辑，控制逻辑是FPGA初期发挥作用比较大的领域也是FPGA应用的基石。

事实上在电路设计中应用 FPGA的难度仍是比较大的这要求开发者要具备相应
的硬件知识（电路知识）和软件应用能力（开发工具）这方面的人材老是紧缺的，
常常都从事新技术，新产品的开发成功的产品将变为市场主流基础产品供产品设计
者应用在不远的未来，通用和专用 IP 的设计将成为一个热点行业！搞电路设计
的前提是一定要具备必定的硬件知识。

在这个层面，干重于学，自然，快速入门
是很重要的，越好的位子越不等人电路开发是黄金饭碗。

第 3 章整体设计方案
3.1 电话计费系统设计要求
电话计费器系统是企、事业单位信息管理一个重要构成部分。

此刻各样自动
计费电话机中 , 计费系统也是它的一个重要构成部分。

我们下边针对卡式电话机
为例 ,给出设计要乞降内容。

设计内容与要求以下:
（1）能够读出并以 3 位十进制显示卡值余额，显示范围为 00.0 ～128.0 元，
计费器依据话务单价按通话时间扣除卡值余额，而且每分钟刷新一次余额显示。

（2）能依据打电话的种类和通话时间进行金额的扣除 : 话费单价为区内电话
每分钟 3 角；长途电话每分钟 6 角；特种电话不计费。

（3）能进行余额不足的报警 : 市话低于 0.3 元报警 ; 长途低于 0.6 元报警 , 而
且告警信号每次一秒、间隔一秒、一分钟后发出切断电话信号（用发光二极管模拟）。

因为在设计中只对电话机的计费系统进行设计,而没有波及到电话通话的
信令过程。

所以通话种类一定由外面输入。

“话卡插入”和“电话接通”信号用
按键模拟。

3.2 系统构成框图
卡式电话计费器的计费一般过程为 : 用户插入电话卡 - 整个系统开始运转 - 显示
上一次卡内的余额。

因为没有接收号器 , 系统没法知道用户是哪一种通话种类。

所以
我们这里是由外面输入种类 , 系统判断通话种类是 : 市话、长途、特别电话。

假如选
择通话 , 计费系统将话费余额与所选用的通话种类计费率进行比较。

假如话费余额小于费率值 , 则严禁通话且报警提示 ; 假如话费余额大于等于通话二分钟门限 , 是正常
通话状态 , 假如话费余额大于等于费率值而且小于通话二分
钟门限 , 则进入通话报警状态 , 表示通话时间不足一分钟；通话报警灯亮 , 通话指示灯闪耀且声音报警。

依据电话计费器的工作过程 , 本系统采纳分层次化、分模块的方
式设计 , 本系统设计的系统构成框图如图 3-1 所示。

包含三个模块 : 控制与计费模块、显示模块和报警模块。

如上边的框图中虚线框所示。

控制与计费模块达成计费功能并产生控制信号 , 控制此外两个模块。

显示模块动向显示通话时间与通话余额计费
等信息。

报警模块是依据通话中出现的报警信息 , 及时给作声、光或许声光同时报警。

为了便于 BCD码显示 , 这里时间和花费计数器均为无符号十进制表示。

图3-1构成框图
FPGA 课程设计（论文）
第4章单元设计
设计采纳 Verilog HDL硬件语言并在Quartus II平台长进行仿真。

4.1 QuartusII简介
Altera的Quartus II是业内当先的FPGA设计软件，拥有最全面的开发环境，实现无与伦比的性能表现。

也是 Altera 公司继 MAX+plus II 以后，开发的一种
针对其公司生产的系列 CPLD/FPGA器件的设计、仿真、编写的工具软件。

该软件拥有开放性、与构造没关、多平台、完好集成化、丰富的设计库、模块化设计，支
持原理图、 VHDL、 VerilogHDL 以及 AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，能够达成从设计输入到硬件配置的完好 PLD设计流程。

该软件方便易用，功能齐备，是特别先进
的 EDA工具软件。

Quartus II 在使用上有以下特色：（ 1）最易使用的 CPLD设计软件（ 2）Quartus II给 MAX+plusII 用户带来优势（ 3）器件支持（ 4）FPGA设计流程（ 5）系统设计技术（ 6）时序迫近方法（ 7）考证方案（ 8）Quartus II 软件简化了 HardCopy
设计（ 9）强盛的软件开发工具 Quartus IISoftwareBuilder （10）供给第三方工具
如综合、仿真等的链接。

图 4-1 流程图
Quartus II 设计的流程图如图 4-1 所示，能够使用 Quartus II 软件达成设计流程的全部阶段。

它是完好且易用的独到解决方案，其设计流程主要包含设计输入、
综合、布局布线、仿真、时序剖析、编程和配置。

FPGA 课程设计（论文）
Quartus II支持多种设计输入形式，内嵌自有的综合器以及仿真器，能够
达成从设计输入到硬件配置的完好PLD设计流程。

除了能够使用 Tcl 脚本达成设
计流程外，供给了完美的用户图形界面设计方式。

拥有运转速度快，界面一致，
功能集中，易学易用等特色。

4.2 Verilog HDL语言
跟着微电子技术和计算机技术的飞快发展，现代电子系统的设计和应用进入了
一个崭新的时代。

硬件描绘语言 HDL（ Hardware Discription Language ）是硬件设
计人员与电子设计自动化（ EDA）工具之间的桥梁。

Verilog HDL 作为一种常有的
硬件描绘语言，有着其固有的特征与鲜亮的优势。

Verilog HDL的设计流程以下所示。

（1）文本编写：用任何文本编写器都能够进行，也能够用专用的 HDL 编写环
境。

往常 Verilog HDL 文件保留为 .v 文件。

（2）功能仿真：将文件调入 HDL 仿真软件进行功能仿真，检查逻辑功能能
否正确（也叫前仿真，对简单的设计能够跳过这一步，只有在布线达成以后，才进
行时序仿真）。

（3）逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最
简的布尔表达式。

逻辑综合软件会生成 .edf （ EDIF ）的 EDA 工业标准文件。

（最
好不用 MAX+PLUS II 进行综合，因为只支持 VHDL/Verilog HDL 的子集）
（4）布局布线：将 .edf 文件调入 PLD 厂家供给的软件中进行布线，即把设
计好的逻辑安置到 CPLD/FPGA内。

（5）时序仿真：需要利用在布局布线中获取的精准参数，用仿真软件考证
电路的时序（也叫后仿真）。

电话计费控制设计
该设计的主要功能是控制电话的计费和报警, 是整个设计的中心。

电话计时计
费控制输入信号有: 卡能否插入信号card( 准备通话) 、decide[2:0]( 通话种类选
择 ) 、clk( 系统工作的秒脉冲时钟信号 ) 。

详细工作过程为 :初始化显示上一次卡内的余额,且card为无效电平,当用
户按下 card 键 , 使之成为有效电平常电路进入工作状态。

第一判断通话种类 decide
[2:1]( 长途 , 市话 , 特别电话 ) 。

若 decide [2:1] 等于 3’b0xx, 表示
进入通话状态。

计费系统将余额与所选用的通话种类计费率 ( 每分钟所收取的花费 )
假如话费余额dispmoney 大于等于门限limit (只好通话二分钟门限) ,是正
常通话状态；假如话费余额 dispmoney 大于等于费率 fee值而且dispmoney小
于 limit, 则进入通话报警状态 , 表示通话时间不足二分钟。

通话报警灯亮 , 通话指示
灯闪耀且声音报警。

计费过程 : 当下一分钟到来且电路工作在限制通话或正常工作状态 , 则在秒脉冲
的降落沿余额发生改变 , 并将改变后的值输出至显示模块。

电话计费控制的流程框图以下列图 4-2 所示。

state=0 warn=0
card
decide=[2]=0
dispmoney
state=0 warn=1dism<limit
state=1 warn=1state=1 warn=1
图 4-2电话计费控制流程图
源程序为：
//always @(negedge clk) // 该进度达成电话计费功能
always @(posedge clk)
begin
if(!set)
begin
money<=12'h1280;
set<=1;
//warn<=0;
end
if(card&&state)
if(t1m)
case(decide)
2'b00: ;
2'b01: if(money<3)
begin
warn<=1;
write<=0;
reset_ena<=1;
end
2'b10: if(money<6)
begin
warn<=1;
write<=0;
reset_ena<=1;
end
2'b11: ;
endcase
4.4 功能电路图
各设计仿真切现后 ,分别创立成元件符号。

顶层就是将各分模块用Verilog HDL语言或许是图形的方法连结起来。

图4-3所示是采纳图形的方法新建一电路
图 ,在图中增添各模块元件符号,连结实现系统电路。

输入信号包含card、clk、decide[2..1]、state。

card是卡能否插入；clk是时钟信号；state是电话接通讯号； decide[2..1]是电话局反应回来的信号，代表话务种类，“01”市话，“ 10”长话，“11”特话。

输出信号包含 cut 、dispmoney、disptime 、write,read 、warn 、w_disp 。

cut 是当告警时间过长时自动切断通话信号；dispmoney 是用来显示卡内余额，其单位为角，这里假定能显示的最大数额为 128 元（1280 角）；disptime 是显示本次通话的时长； write,read ：当 write 信号降落沿到来时写卡，当话卡插入， read 信号变高时读卡； warn 是余额过少时的告警信号，本次
设计中当打市话时，余额少于3 角，打长话时，余额少于6 角，即会产生告警信号；w_disp 是发光二极管信号。

图 4-3 电路图
第5章仿真调试
初步设计达成后要进行仿真测试 , 依据设计要求加入测试输入条件 , 仿真后应获取相应的输出结果。

假如与早先的结果不符 , 再改正设计 , 直到符合为止。

下边是系统电路仿真波形的仿真结果图 5-1 、图 5-2 、图 5-3 、图 5-4 、图 5-5 、图 5-6 、图 5-7 、图 5-8 、图 5-9 、图 5-10 、图 5-11 。

图 5-1 为话卡插入，通话未接通，card 为高电平， state 为低电平常的仿真波形。

图 5-2 、图 5-3 、图 5-4 分别为市话时，正常通话、余额不足和通话一分钟后自动切断的仿真波形。

图5-5 、图5-6 、分别为话卡不拔出与拔出时，市话结束后拨打长话时的仿真波形。

图 5-7 、图 5-8 、图 5-9 分别为长途时，正常通话、余额不足和通话一分钟后自动
切断的仿真波形。

图 5-10 为当插入话卡，电话未接通时特话的仿真波形，图 5-
11 为当插入话卡，正常通话时特话的仿真波形。

图 5-1话卡插入，通话未接通
依据图 5-1 的仿真波形可知， card 为高电平 , state 为低电平，通话模式为
01( 市话模式 ) , 电话卡余额 dispmoney 为 128.0 元 ( 图中仿真以角为单位 ) ， read 为高电平， write 为低电平。

市话仿真
（1）市话正常通话时，假定话卡余额为128.0 元:
图 5-2市话正常通话时计费
依据图5-2 的仿真波形可知，card 为高电平, 通话模式为01( 市话模式) ，read 为高电平，电话卡余额 dispmoney 为 128.0 元( 图中仿真以角为单位 ), 当通话满一分钟 , 就扣除 0.3 元。

电话卡余额 dispmoney 由 117.5 元变为 117.2 元。

( 图中仿真以角为单位 , 所以是 1175 变为 1172) 。

1.市话余额不足时，假定话卡余额为 0.2 元。

图 5-3 市话余额不足
图 5-3 是报警状态到严禁通话状态，依据仿真形可知， card 为高电平 , 通话模式为 01( 市话模式 ) , 电话卡余额 dispmoney 为 0.2 元( 图中仿真以角为单位 ) ，小
于费率值，严禁通话 , 报警持续， cut 由低电平变为高电平。

2.市话余额只好通话一分钟时，假定话卡余额为0.4 元。

图 5-4 市话通话一分钟
图 5-4 是报警状态到严禁通话状态，依据仿真形可知 , card 为高电平 , 通话模式为 01( 市话模式 ) ，电话卡余额 dispmoney 为 0.4 元( 图中仿真以角为单位 ) ，当通话满一分钟 , 就扣除 0.3 元。

电话卡余额 dispmoney 由 0.4 元。

为
元后电话卡余额不足，严禁通话,声音报警持续。

3.当话卡不拔出，由市话换长途电话时。

图 5-5市话换长途
依据图 5-5 的仿真波形可知， card 为高电平 , state 由高电平变为低电平 , 再变为高电平，通话模式由 01( 市话模式 ) 变为通话模式为 10( 市话模式 ) ，当市话结束时，电话卡余额 dispmoney 为 85.4 元( 图中仿真以角为单位 ) 。

（2）当拔出话卡时，再拨打长途电话时。