JTAG技术的发展和应用综述
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
另一思 路 是 给 每 一 模 块 增 加 地 址 扫 描 端 口 (Address Scan Po rt) [ 28 ] ,省去扫描桥 。其优点是便 于添加或删除功能模块 ,去掉或者增加 PCB 板时不
© 1995-2006 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.
626
胡学良等 : JTAG技术的发展和应用综述
2005年
必对系统进行大规模修改 。带 ASP的 JTAG测试方 案的结构如图 4所示 [ 24, 。 25 ]
图 4 带 ASP的 JTAG测试方案
3. 2 板级或 IP核连线网络测试 随着封装技术的进步 ,传统的板级验证 (Board2
level testing)方式越来越困难和低效 。所以 , JTAG 在板极验证中的应用最多 ,这也是 JTAG标准提出 时的 主 要 目 的 [ 1 ] 。另 外 , 随 着 SOC 技 术 的 发 展 , JTAG在验证 SOC 中 , IP核连线网络 ( IP2core inter2 connection testing)也有着重要的应用 。事实上 ,这 两种应用比较相似 。
4 J TA G发展
图 5 连线网络验证结构
3. 3 器件级功能验证 JTAG用 于 器 件 级 功 能 验 证 ( device2level tes2
ting)大体存在两种方式 。一种通过向器件内部插 入扫描链 ,对某个逻辑单元产生激励 ,然后观察该单 元响应 。这种方式可以充分利用 JTAG标准所提供 的 可 选 指 令 , 如 INTEST、RUNB IST 和 H IGHZ
一个重点介绍和总结 。
2 J TA G简介
2. 1 JTAG结构 图 1是 JTAG的框架结构 。如图 1 所示 ,标准
JTAG结构可以分成三个部分 [ 1 ] 。
用扩展后的 JTAG技术 ,对测试信号完整性有很大 帮助 [ 11213 ] 。此外 , JTAG技术在 SOC 中的重要应用
1) TAP控制器 。 TAP 控制器事实上是一个有 限状态机 ,由输入信号 TM S和时钟 TCK控制状态 ,
两条扫描链对中断产生方式和程序跟踪方式进行配置一条用于将跟踪信号读出一条用于读写cpu内部寄存器还有一条用于选择不同的扫描链
第 35 卷第 6 期 2005年 12月
微电子学 M icroe lec tron ics
Vol135, № 6 D ec12005
文章编号 : 100423365 (2005) 0620624207
JTAG标 准 。此 后 , 由 于 BGA 封 装 的 广 泛 使 用 ,
本文将对上面提到的各种新应用和实现方式作
JTAG技术在板级测试中的优势越来越明显 ,逐渐为 芯片厂商所采用 [ 226 ] 。近年来 ,由于技术的进一步发 展 , JTAG应用从直流连线网络扩展到交流耦合连线 网络 [ 729 ] ,又提出了新的数模混合测试标准 [ 10 ] 。同 时 ,片上系统 ( System 2On2a2Chip )的发展和千兆时钟 的采用 ,使得在设计中 ,信号完整性问题成为瓶颈 , 噪声和延迟常常导致系统功能降低 ,以至失效 。使
图 6 JTAG & B IST联合测试结构
3. 4 在芯片制造以及其他方面的应用 除了上述在宏模块 (M acro Cell)级 、器件级 、模
块级和系统级的应用以外 , JTAG技术在芯片制造过 程中的应用也很广泛 。它可以应用在制造的多个阶 段 [ 23 ] ,如晶圆级验证和封装测试 [ 19, 20 ] 。
Exte st
B yp a ss
所选扫描链 Boundary ScanChain
Boundary Scan Chain
B yp a ss
功能 Samp le可以在某一时刻对系统输 入输出采 样 ; Preload 对 系 统 的 并 行寄存器赋值 。这条指令的执行
不影响系统正常运行 。 系统输出被指令所控制 ,结合 Pre2 load指令 ,可以对连线网络进行测 试。 在某个具备 JTAG扫描电路的芯 片需要旁路时 ,选用该指令 。
收稿日期 : 2005202221; 定稿日期 : 2005204225 基金项目 :国家重大基础研究发展计划“系统芯片 ( SOC)的若干关键技术 ”资助项目 ( G2000036508) ; 国家高技术研究发展计
划“SOC片上系统重大专项 ”资助项目 (2003AA1Z1100) ; 国家自然科学基金资助项目 (60372021)
The app lication of JTAG in p rinted circuit board is described. The latest development of JTAG technology and its app lica2
tions in signal integrity test, embedded test and differential signal test are discussed in particular.
目前 ,芯片测试面临诸多挑战 。首先是 IP复用 和 SOC的发展带来的芯片规模扩大 ; 其次 ,深亚微 米工艺的采用和千兆时钟时代的来临 ,给设计和测 试带来了新的难题 。JTAG技术很难顺利应用 ,需要 对其进行新的发展 。目前的工作主要围绕两个方面 展开 。一方面 ,对已有扫描单元 (BSC)结构进行修 改 ;另一方面 ,增加强大的指令系统 ,拓展 JTAG的 测试能力 。 4. 1 JTAG在 SOC 信号完整性测试方面的应用与
JTAG技术的发展和应用综述
胡学良 , 张 春 , 王志华
(清华大学 电子工程系 线路与系统标准已为芯片设计与制造厂商接受和应用 。文章概述了 JTAG技术在测
试领域的典型应用 。同时 ,随着深亚微米工艺的采用 ,以及千兆时钟时代的来临和 SOC 的发展 ,
图 2 边界扫描链及扫描单元结构
由图 2 可 见 , 扫 描 单 元 的 控 制 信 号 ShiftDR、 C lockDR 和 UpdateDR 由 TAP 控制器产生 ,模式选 择信号 Mode由指令寄存器解码产生 。在移位状态 下 , ShiftDR有效 ,每一个 C lockDR 上升沿到来时 ,扫 描链数据从 TD I向 TDO 进行一次移位 ;而在模式选 择信号有效 , UpdateDR上升沿到来时 ,数据更新 。 2. 3 JTAG 重要指令
还包括嵌入式仿真器和调试模块 [ 14216 ] 的设计 。这 种设计可以提高内部信号的可控性和可观性 ,缩短 产品开发周期 ,提高查错效率 。当然 , JTAG也有其 局限性 ,其串行传输固然减少了资源 ,但同时也导致 了速度的降低 。所以 , JTAG加速结构和新的硬件实 现方式 [ 17, 18 ]也不断涌现 。
等 [ 1, 31 ] ,来提高测试效率 。另一种方式是和其他测 试方式 ,如 B IST,一起应用 [ 32 ] ,从而达到比较好的 测试效率和比较高的查错率 。
图 6所示为 JTAG和 B IST一起应用于器件级 测试的结构图 。要实现器件级测试 ,首先要求器件 内部宏单元实现 B IST (B uilt2in2Self2Testing) 。其中 , B IST控制器通过 B IST总线和 JTAG相连 。比较标 准的宏单元包括 RAM、ROM 和 PLA; 事实上 ,任何 逻辑单元都可以在某种方式上视为宏单元 ,并且根 据相似的方式来设计其 B IST[ 29 ]功能 。关于器件级 B IST的实现结构较多 [ 30 ] ,在此不作详细介绍 。事 实上 ,在这种具备 B IST功能的器件之上 ,可以进行 模块级和系统级的 B IST测试 。
2)扫描链 。扫描链由一组移位寄存器组成 ,它 控制核心逻辑的输入输出 。
3)指令系统 。指令寄存器长度可变 ,扩展能力 强 。在兼容 JTAG标准的系统中 ,必须实现的指令 有 Samp le / Preload, Extest和 B ypass。
表 1 JTAG必选指令
指令类型 Samp le / P re load
HU Xue2liang, ZHANG Chun, WANG Zhi2hua
(D ept. of E lectronic Eng ineering, Tsinghua U niversity, B eijing 100084, P. R. Ch ina)
A bstra ct: A s an IEEE test standard, JTAG is accep ted and used by many IC design companies and manufacturers.
JTAG在这方面的应用很成熟 ,验证程序和流 程 [ 21, 22 ]都很相似 。如图 5 所示 ,首先用 Preload 指 令将激励装载入 corei ,执行 Extest指令 ,则所写入 激励作为 corej的输入 ,激励结果通过 corej的扫描 链读出 。在这种方式下 ,可以测试出连线的如下错 误 : 接 地 ( Stuck2at20 ) , 接 电 源 ( Stuck2at21 ) , 短 路 ( Short)和开路 (Open) 。
Key words: JTAG; SOC; E ICE; EJTAG; Signal integrity; Test standard EEACC : 2570
1 引 言
20世纪 70年代末 ,由于电子技术的发展 , PCB 板密度增加 ,芯片封装变小 ,传统测试的局限性日益 显现 。在 此 条 件 下 , 提 出 了 IEEE 1149. 1[ 1 ] , 即
JTAG已出现很多新的应用和实现方法 。着重探讨了 JTAG的发展 ,及其在信号完整性测试 、嵌入
式调试 、差分信号测试等技术中的应用 。
关键词 : JTAG; SOC; 嵌入式在线仿真器 ; EJTAG; 信号完整性 ; 测试标准
中图分类号 : TN407
文献标识码 : A
An O verv iew of JTAG Technology: D evelopm en t and Applica tion
JTAG必须实现的指令有三条 : Samp le / Preload、 Extest和 B ypass。其详细描述见表 1。
JTAG指令系统的扩展性很强 ,设计者可以根据 需要插入任意条自定义指令 [ 1 ] 。同时 , JTAG标准 本身定义了一些可选指令 ,加强了测试能力 。
图 3 采用扫描桥的 JTAG测试方案
© 1995-2006 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.
第 6 期
胡学良等 : JTAG技术的发展和应用综述
625
提供控制信号 。其中 ,一类控制信号选择指令或数 据寄存器 ,另一类用于控制所有寄存器的捕获 、移 位 、更新等操作 。
图 1 JTAG框架
2. 2 扫描链 JTAG扫描链由扫描单元 (Boundary Scan Cell)
构成 ,标准扫描单元的结构 [ 1, 12 ]如图 2所示 。
3 J TA G应用
3. 1 系统级验证 一个系统通常由多个 PCB 板构成 。最简单的
方法是将各个 PCB 板的扫描链串联起来 [ 24, 25 ] ( dai2 sy chain architecture) ,然后产生相应的测试向量 。 但这种方式并不常用 ,它存在很大的局限性 ,若其中 一个模块去掉或者出现问题 ,扫描链中断 ;其次 ,扫 描链太长 ,测试速度过低 。较好的方案是 ,在不改变 已有 JTAG通信协议下 ,为 JTAG增加多路访问功 能 。实现思路如图 3所示 。
该方案中 ,增加了两个功能模块 。一个并串转 换器 [ 26 ] ( Parallel2to2Serial Converter) ,将测试诊断器 (Local D iagnostic Processor)产生的并行测试向量转 换为比特流 ;另外 ,每一块 PCB 增加一个可寻址从 属接口 ,便于主测试总线按某种方式将测试向量写 入相 应 模 块 。负 责 这 一 逻 辑 功 能 的 模 块 为 扫 描 桥 [ 25, 27 ] ( SCAN B ridge) 。
© 1995-2006 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.
626
胡学良等 : JTAG技术的发展和应用综述
2005年
必对系统进行大规模修改 。带 ASP的 JTAG测试方 案的结构如图 4所示 [ 24, 。 25 ]
图 4 带 ASP的 JTAG测试方案
3. 2 板级或 IP核连线网络测试 随着封装技术的进步 ,传统的板级验证 (Board2
level testing)方式越来越困难和低效 。所以 , JTAG 在板极验证中的应用最多 ,这也是 JTAG标准提出 时的 主 要 目 的 [ 1 ] 。另 外 , 随 着 SOC 技 术 的 发 展 , JTAG在验证 SOC 中 , IP核连线网络 ( IP2core inter2 connection testing)也有着重要的应用 。事实上 ,这 两种应用比较相似 。
4 J TA G发展
图 5 连线网络验证结构
3. 3 器件级功能验证 JTAG用 于 器 件 级 功 能 验 证 ( device2level tes2
ting)大体存在两种方式 。一种通过向器件内部插 入扫描链 ,对某个逻辑单元产生激励 ,然后观察该单 元响应 。这种方式可以充分利用 JTAG标准所提供 的 可 选 指 令 , 如 INTEST、RUNB IST 和 H IGHZ
一个重点介绍和总结 。
2 J TA G简介
2. 1 JTAG结构 图 1是 JTAG的框架结构 。如图 1 所示 ,标准
JTAG结构可以分成三个部分 [ 1 ] 。
用扩展后的 JTAG技术 ,对测试信号完整性有很大 帮助 [ 11213 ] 。此外 , JTAG技术在 SOC 中的重要应用
1) TAP控制器 。 TAP 控制器事实上是一个有 限状态机 ,由输入信号 TM S和时钟 TCK控制状态 ,
两条扫描链对中断产生方式和程序跟踪方式进行配置一条用于将跟踪信号读出一条用于读写cpu内部寄存器还有一条用于选择不同的扫描链
第 35 卷第 6 期 2005年 12月
微电子学 M icroe lec tron ics
Vol135, № 6 D ec12005
文章编号 : 100423365 (2005) 0620624207
JTAG标 准 。此 后 , 由 于 BGA 封 装 的 广 泛 使 用 ,
本文将对上面提到的各种新应用和实现方式作
JTAG技术在板级测试中的优势越来越明显 ,逐渐为 芯片厂商所采用 [ 226 ] 。近年来 ,由于技术的进一步发 展 , JTAG应用从直流连线网络扩展到交流耦合连线 网络 [ 729 ] ,又提出了新的数模混合测试标准 [ 10 ] 。同 时 ,片上系统 ( System 2On2a2Chip )的发展和千兆时钟 的采用 ,使得在设计中 ,信号完整性问题成为瓶颈 , 噪声和延迟常常导致系统功能降低 ,以至失效 。使
图 6 JTAG & B IST联合测试结构
3. 4 在芯片制造以及其他方面的应用 除了上述在宏模块 (M acro Cell)级 、器件级 、模
块级和系统级的应用以外 , JTAG技术在芯片制造过 程中的应用也很广泛 。它可以应用在制造的多个阶 段 [ 23 ] ,如晶圆级验证和封装测试 [ 19, 20 ] 。
Exte st
B yp a ss
所选扫描链 Boundary ScanChain
Boundary Scan Chain
B yp a ss
功能 Samp le可以在某一时刻对系统输 入输出采 样 ; Preload 对 系 统 的 并 行寄存器赋值 。这条指令的执行
不影响系统正常运行 。 系统输出被指令所控制 ,结合 Pre2 load指令 ,可以对连线网络进行测 试。 在某个具备 JTAG扫描电路的芯 片需要旁路时 ,选用该指令 。
收稿日期 : 2005202221; 定稿日期 : 2005204225 基金项目 :国家重大基础研究发展计划“系统芯片 ( SOC)的若干关键技术 ”资助项目 ( G2000036508) ; 国家高技术研究发展计
划“SOC片上系统重大专项 ”资助项目 (2003AA1Z1100) ; 国家自然科学基金资助项目 (60372021)
The app lication of JTAG in p rinted circuit board is described. The latest development of JTAG technology and its app lica2
tions in signal integrity test, embedded test and differential signal test are discussed in particular.
目前 ,芯片测试面临诸多挑战 。首先是 IP复用 和 SOC的发展带来的芯片规模扩大 ; 其次 ,深亚微 米工艺的采用和千兆时钟时代的来临 ,给设计和测 试带来了新的难题 。JTAG技术很难顺利应用 ,需要 对其进行新的发展 。目前的工作主要围绕两个方面 展开 。一方面 ,对已有扫描单元 (BSC)结构进行修 改 ;另一方面 ,增加强大的指令系统 ,拓展 JTAG的 测试能力 。 4. 1 JTAG在 SOC 信号完整性测试方面的应用与
JTAG技术的发展和应用综述
胡学良 , 张 春 , 王志华
(清华大学 电子工程系 线路与系统标准已为芯片设计与制造厂商接受和应用 。文章概述了 JTAG技术在测
试领域的典型应用 。同时 ,随着深亚微米工艺的采用 ,以及千兆时钟时代的来临和 SOC 的发展 ,
图 2 边界扫描链及扫描单元结构
由图 2 可 见 , 扫 描 单 元 的 控 制 信 号 ShiftDR、 C lockDR 和 UpdateDR 由 TAP 控制器产生 ,模式选 择信号 Mode由指令寄存器解码产生 。在移位状态 下 , ShiftDR有效 ,每一个 C lockDR 上升沿到来时 ,扫 描链数据从 TD I向 TDO 进行一次移位 ;而在模式选 择信号有效 , UpdateDR上升沿到来时 ,数据更新 。 2. 3 JTAG 重要指令
还包括嵌入式仿真器和调试模块 [ 14216 ] 的设计 。这 种设计可以提高内部信号的可控性和可观性 ,缩短 产品开发周期 ,提高查错效率 。当然 , JTAG也有其 局限性 ,其串行传输固然减少了资源 ,但同时也导致 了速度的降低 。所以 , JTAG加速结构和新的硬件实 现方式 [ 17, 18 ]也不断涌现 。
等 [ 1, 31 ] ,来提高测试效率 。另一种方式是和其他测 试方式 ,如 B IST,一起应用 [ 32 ] ,从而达到比较好的 测试效率和比较高的查错率 。
图 6所示为 JTAG和 B IST一起应用于器件级 测试的结构图 。要实现器件级测试 ,首先要求器件 内部宏单元实现 B IST (B uilt2in2Self2Testing) 。其中 , B IST控制器通过 B IST总线和 JTAG相连 。比较标 准的宏单元包括 RAM、ROM 和 PLA; 事实上 ,任何 逻辑单元都可以在某种方式上视为宏单元 ,并且根 据相似的方式来设计其 B IST[ 29 ]功能 。关于器件级 B IST的实现结构较多 [ 30 ] ,在此不作详细介绍 。事 实上 ,在这种具备 B IST功能的器件之上 ,可以进行 模块级和系统级的 B IST测试 。
2)扫描链 。扫描链由一组移位寄存器组成 ,它 控制核心逻辑的输入输出 。
3)指令系统 。指令寄存器长度可变 ,扩展能力 强 。在兼容 JTAG标准的系统中 ,必须实现的指令 有 Samp le / Preload, Extest和 B ypass。
表 1 JTAG必选指令
指令类型 Samp le / P re load
HU Xue2liang, ZHANG Chun, WANG Zhi2hua
(D ept. of E lectronic Eng ineering, Tsinghua U niversity, B eijing 100084, P. R. Ch ina)
A bstra ct: A s an IEEE test standard, JTAG is accep ted and used by many IC design companies and manufacturers.
JTAG在这方面的应用很成熟 ,验证程序和流 程 [ 21, 22 ]都很相似 。如图 5 所示 ,首先用 Preload 指 令将激励装载入 corei ,执行 Extest指令 ,则所写入 激励作为 corej的输入 ,激励结果通过 corej的扫描 链读出 。在这种方式下 ,可以测试出连线的如下错 误 : 接 地 ( Stuck2at20 ) , 接 电 源 ( Stuck2at21 ) , 短 路 ( Short)和开路 (Open) 。
Key words: JTAG; SOC; E ICE; EJTAG; Signal integrity; Test standard EEACC : 2570
1 引 言
20世纪 70年代末 ,由于电子技术的发展 , PCB 板密度增加 ,芯片封装变小 ,传统测试的局限性日益 显现 。在 此 条 件 下 , 提 出 了 IEEE 1149. 1[ 1 ] , 即
JTAG已出现很多新的应用和实现方法 。着重探讨了 JTAG的发展 ,及其在信号完整性测试 、嵌入
式调试 、差分信号测试等技术中的应用 。
关键词 : JTAG; SOC; 嵌入式在线仿真器 ; EJTAG; 信号完整性 ; 测试标准
中图分类号 : TN407
文献标识码 : A
An O verv iew of JTAG Technology: D evelopm en t and Applica tion
JTAG必须实现的指令有三条 : Samp le / Preload、 Extest和 B ypass。其详细描述见表 1。
JTAG指令系统的扩展性很强 ,设计者可以根据 需要插入任意条自定义指令 [ 1 ] 。同时 , JTAG标准 本身定义了一些可选指令 ,加强了测试能力 。
图 3 采用扫描桥的 JTAG测试方案
© 1995-2006 Tsinghua Tongfang Optical Disc Co., Ltd. All rights reserved.
第 6 期
胡学良等 : JTAG技术的发展和应用综述
625
提供控制信号 。其中 ,一类控制信号选择指令或数 据寄存器 ,另一类用于控制所有寄存器的捕获 、移 位 、更新等操作 。
图 1 JTAG框架
2. 2 扫描链 JTAG扫描链由扫描单元 (Boundary Scan Cell)
构成 ,标准扫描单元的结构 [ 1, 12 ]如图 2所示 。
3 J TA G应用
3. 1 系统级验证 一个系统通常由多个 PCB 板构成 。最简单的
方法是将各个 PCB 板的扫描链串联起来 [ 24, 25 ] ( dai2 sy chain architecture) ,然后产生相应的测试向量 。 但这种方式并不常用 ,它存在很大的局限性 ,若其中 一个模块去掉或者出现问题 ,扫描链中断 ;其次 ,扫 描链太长 ,测试速度过低 。较好的方案是 ,在不改变 已有 JTAG通信协议下 ,为 JTAG增加多路访问功 能 。实现思路如图 3所示 。
该方案中 ,增加了两个功能模块 。一个并串转 换器 [ 26 ] ( Parallel2to2Serial Converter) ,将测试诊断器 (Local D iagnostic Processor)产生的并行测试向量转 换为比特流 ;另外 ,每一块 PCB 增加一个可寻址从 属接口 ,便于主测试总线按某种方式将测试向量写 入相 应 模 块 。负 责 这 一 逻 辑 功 能 的 模 块 为 扫 描 桥 [ 25, 27 ] ( SCAN B ridge) 。