差分放大计算公式_例1N

如图所示是一个具有高输入阻抗,低输出阻抗的仪用放大器。

假设集成运放是理想的，试证明
))(21(211
234v v R R
R R v o -+-
=
v v R1
解：此放大器由运放1A .2A 组成第一级差分式电路，3A 组成第二级差分式电路。

在第一级差分式电路中，1v ，2v 分别加到1A 和2A 的同相端，1R 和两个2R 组成的反馈网络，引入了深度的电压串联负反馈，两运放1A .2A 的两输入端形成虚短和虚断，因而有211v v v R -=和
)
2()
(12431
1
R R v v R v R +-=
，故得
))(21(2211
2112431V V R R
v R R R v v R -+=+=- 根据式（8.1.5）的关系，可得 ))(21()(211
2344334v v R R
R R v v R R v o -+-=--
= 讨论：该放大器第一级是具有深度电压串联负反馈的电路，所以他的输入电阻很高。

若
1A .2A 选用相同特性的运放，则它们的共模输出电压和漂移电压也都相等，再同过3A 组成
的差分式电路，可以相互抵消，故它有很强的共模抑制能力和较小的输出漂移电压，同时该
电路有较高的差模电压增益。

但为进一步提高电路的性能，应严格挑选几个外接电阻
3,21,R R R 和4R 。

目前这种仪用放大器以有多种型号的单片集成电路，如LH0036即是其中
的一种，它只需要外接电阻1R [一般取)1/(501-Ω=v A k R ]。

它的几项主要指标为
i v R A ,1000~1==300M Ω，mV V dB K IO CMR 5.0,100==，C V T V o IO /10/μ=∆∆， kHz BW A s V S G V R 3501,/3.0===时，当μ。

这类放大器在工程实践中应用很广。

一.填空题。

1.十进制数10)25.30(的等值十六进制数是（ ）16，等值二进制数是（ ）2。

2.十进制数56的8421BCD 编码是（ ）BCD 8421，等值二进制数是（ ）2。

3.欲对100个对象进行二进制编码，则至少需要（ ）位二进制数。

4.逻辑代数中最基本的运算是（ ）运算。

5.当i ≠j 时，同一逻辑函数的的2个最小项=⋅j i m m （ ）。

6.逻辑函数F=A ⊕B ，它的与或表达式为F=（ ），或与表达式为F=（ ）， 与非-与非表达式为F=（ ），或非-或非表达式F=（ ）。

7.由于触发器有（ ）个稳态，它可记录（ ）位二进制码。

9.对与JK 触发器，若K =J ，则可以完成（ ）触发器的逻辑功能。

10.用二进制导步计数器从零计到十进制数178，则最少需要（ ）个触发器。

11.由555定时器构成的单稳态触发器，电源电压为10V ，定时电阻R=11K Ω。

现要求单稳态触发器输出脉冲宽度为1s ，则定时电容C=≈（ ）F μ。

12. 由555定时器构成的单稳态触发器，电源电压为10V ，定时电容C=6200pF 。

要求单稳态触发器输出脉冲宽度为150s μ，则定时电阻R=（ ）。

13.一个8位D/A 转换器的最小输出电压V V LSB 02.0=,当输入代码为0100110时，输出电压
o v =（ ）。

14.7位D/A 转换器的分辨率为（ ）%。

15.某一控制系统中有一个D/A 转换器。

若系统要求D/A 转换器的分辨率优于0.5%，应选至少为（ ）位的D/A 转换器。

16.将模拟信号转换为数字信号应采用（ ）转换器。

17.全面描述一个时序电路的功能，必须使用3个方程式。

他们是（ ）.（ ）.（ ）。

18.描述时序电路的逻辑功能，除逻辑方程式之外，还有另外3种方法，它们是（ ）.（ ）和（ ）。

19.如图是有555定时器构成的（ ）触发器，它可将缓慢变化的输入信号变换为（ ）；该电路的回差电压约为（ ）。

v o
CC
0.01μF
20.二极管门电路如图，已知二极管1D .2D .3D 的导通电压为0.7v ，若A 端接0.3v ，B.C 端
均接3.6v ，则输出端F 的电压为（ ）。

若A.B.C 三端均接3.6v ，则输出端F 的电压为（ ）。

若A.B.C 三端均接-12v ，则输出端F 的电压为（ ）。

A C
B
-12V
F
二、用卡诺图法化简下列各式：(工程硕士研究生)（P121教材） 1. C B A D A B A D C AB CD B A D C B A L ++++=),,,(1 2. ∑∑+=
)
15,11,7,5,3,1()13,9,6,4,1,0(),,,(2d m D C B A L
二、用卡诺图法化简下列各式：(研究生)（P121教材）
1. )()()(),,,(1C B A D B C A D C B D CD B A D C B A L +++++=
2. ∑∑+=
)
11,10,9,3,2,1()15,14,13,0(),,,(2d m D C B A L
三、解答
1. 电路及各输入信号波形图如下图，试画出各个触发器输出端Q 的电压波形。

设各触发器初始状态为0。

（P133 6）
2. 已知CMOS 边沿触发器结构JK 触发器的逻辑图和各输入端的电压波形如下图，试画出Q 端对应的电压波形。

（P133 7）
CP
J
R D
K
3.
逻辑电路如图，已知CP 和X 的波形，试画出Q 1和Q 2的波形。

触发器的初始状态为0。

CP
X
4. 逻辑电路如图，已知CP 和A 的波形，画出触发器Q 端的波形，设触发器的初始状态
为0。

CP
A
5． 一时序电路如下图，试画出在CP 作用下，Q O 、Q 1 、Q 2和Z 端的波形。

设各触发器的初态均为零。

CP
6. 试分析下图时序电路的逻辑功能。