数电ch2门电路与组合逻辑电路

X1 X2 Y1
输出逻 辑变量
组合逻辑电路
Xn
Y2
Ym
逻辑功能的描述
Y1=f1(x1,x2……xn)
Y2=f2(x1,x2……xn)
………………. Ym=fm(x1,x2……xn)
工作原理：（设两管的开启电压VTN=|VTP|）
（1）当C接高电平VDD ，C 接低电平0V时，若Vi 在0V～VDD 的 范围变化，至少有一管导通，相当于一闭合开关，将输入传 到输出，即Vo=Vi。 （2）当C接低电平0V，C 接高电平VDD ，Vi 在0V～VDD 的范围 变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。
4）扇出系数
逻辑门的负载能力用扇出系数来表示。扇出系数N0指一个门电路能驱 动同类门的最大数目。
5）传输延迟时间tpd
四、TTL集成逻辑门电路系列产品
74系列、74H系列、74S系列、74LS系列、74AS系列、 74ALS系列： 其中74H为高速系列， 74S为肖特基系列，均为高速系列， 74LS低功耗肖特基系列综合性能较好， 74AS系列、 74ALS系列为74LS系列的改进，前者功耗略大，后者功耗 最小。 54系列与74系列具有完全相同的电路结构和电气特性，但 54系列对温度和电源的要求更宽松。 74LS37、74LS54、74LS86、74LS138等
第2章
2.1
逻辑门电路
分立元件门电路
2.2
2.3 2.4
集成逻辑门电路
组合逻辑电路的分析方法 组合逻辑电的设计方法
概述
1、高电平、低电平
5V 高电平 VH 3.4V
2V
低电平
0.8V 0V VL 0.2V
2、逻辑赋值 VH-------1 VL-------0 VH-------0 VL-------1 正逻辑体系
1） MOS管截止 +VDD ID IG RD + T Vo Vi=0V时：VGS ＜VGS(th) ， MOS 管工作在截止区，ID=0， MOS管DS间相当于断开的开关 Vo=VDD
RG + Vi
2） MOS管导通
Vi=VDD时：VGS＞VGS(th)， VGD ＞VGS(th) ，MOS管工作于可变 电阻区，RON＜1KΩ， MOS管DS间相当于闭合的开关 Vo≈0V
C

C
TP
Vi/Vo
VD D
Vo / V i
Vi/Vo
TG
V o /V i
0V TN C
C
二、其他类型的CMOS传输门 CMOS双向模拟开关CC4016
三、CMOS逻辑门电路主要参数的特点
（1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。
所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。
VIL（MAX）
0.8V 0V
VOL（MAX） 0 —VIH（MIN） VI/V VNH= VOH（MIN） 0.5 1.0 1.5 例如：VNH=2.4V-2.0V=0.4V VIL（MAX） VIH（MIN）
0 A
NH
1
1 Y1
5V 2.4V
1 B
5V 2.0V
1
0 Y2
VOH（MIN） V
IH（MIN）
Y
0
0 1 1
0
1 0 1
0
1 1 1
三、三极管非门
Vi 0V VCC Vo VCC 0.2V
A 0
Y 1
1
0
分立元件门电路的缺点
1. 体积大、工作不可靠。
2. 需要不同电源。 3. 各种门的输入、输出电平不匹配。
集成电路
1961年美国德克萨斯仪器公司率先制作了第一块 集成电路IC(Integrated Circuit) 集成电路具有体积小、可靠性高、速度快、而且 价格便宜的特点 TTL型电路：输入和输出端结构都采用了半导体 晶体管，称之为: Transistor— Transistor Logic。
-
分立元件门电路
一、二极管与门
VA 0V 0V 3V 3V VB 0V 3V 0V 3V VY
0.7V 0.7V 0.7V 3.7V Y 0 0 0 1
A 0 0 1 1
B 0 1 0 1
二、二极管或门
VA 0V 0V 3V 3V
VB 0V 3V 0V 3V A B
VY
0V
2.3V
2.3V 2.3V
2）输入端噪声容限
VO/V A 3.0 2.0 B C
VOH（MIN）
1.0
D E VI/V
VOL（MAX）
0
0.5
1.0
1.5
VIL（MAX） VIH（MIN）
VO/V A B 如果遇到噪声信号（干扰）就会使得输 3.0 入信号波动而上升或下降；由于输入高电平1 VOH（MIN） C 不能下降到VIH（MIN）以下，所以输入高电 2.0 平对噪声信号的干扰是有一定的容忍限度的， 1.0 称为高电平噪声容限。 D E 高电平噪声容限V 为：
+5V
R4 130 T4
A B
c1
T1 D2
输入级
D3
Y
T5 RL
D1
R3
1k
倒相级 输出级
1、当输入A为低电平VIL=0.3V时，T1导通，导通后Vb1=1.0V，因此T2截止， Vc2为高电平，Ve2为低电平，从而T4导通，T5截止，输出为高电平VOH=5 – VD3-VBE4 -VR23.6V。 接入负载后，由于T5的截止，有电流从Vcc经R4流向每个负载门，这 种电流称为拉电流。
+ VC C R b1 V c2
1
3 1
B EN
T4 2 D T 2 2
3 1
3 3 1
使能端低电平有效
L
A B
T1 D1 p R e2
B EN
EN
1
G
使能端高电平有效
△
2T 3
A
&
△
R c2
R c4
A
&
L
L
（2）三态门的应用 三态门在计算机总线结构中有着广泛的应用。
（a）组成单向总线，实现 信号的分时单向传送.
2.2.2 CMOS逻辑门
一、CMOS反相器（非门）
CMOS逻辑门电路是由N沟道MOSFET(T2)和P沟道MOSFET(T1) 互补而成。
逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，T2截止，T1导通。输出VO≈VDD。 （2）当Vi=VDD时，T2导通，T1截止，输出VO≈0V。
VO/V A B 如果遇到噪声信号（干扰）就会使得输 3.0 入信号波动而上升或下降；同样由于输入低 VOH（MIN） V C 电平0不能升高到 IL（MAX）以上，所以输 2.0 入低电平对噪声信号的干扰是有一定的容忍 1.0 限度的，称为低电平噪声容限。 D E 低电平噪声容限V 为：
VIH（MIN）
▲ CMOS非门电路 ▲ CMOS与非门
2-2
▲ CMOS或非门
工作原理
A为高电平，T1截 止T2导通，L为低电 平，符合非逻辑关 系。
工作原理
A、 B同为高电平 时T1 、T2截止， T3 、 T4导通，L为低电平， 符合与非逻辑关系。 反之亦然。
工作原理
请自行分析
2.3 组合逻辑电路的分析方法
5V VO/V A 3.0 B C
A
0V
1
Y
2.0 1.0
D
E
0 、T 导通，但T 截止，输 0.5 当输入为1.4V左右时，T2导通，T1.0 1.5 VI/V 当输入继续升高，T5、T5 当输入1.4V>VI>0.7V时，T5截止T4截止，输出VO为 导通，但T2导通 2 4 当输入VI<0.7V时，T5截止T4导通，输出VO为高电平 出VO急剧下降为低电平。 低电平不再变化。 放大，输出VO线性下降
5V 2.0V
VOL（MAX） 0 —0.5OL（MAX） VI/V VNL= VIL（MAX） V 1.0 1.5 例如：VNL=0.8V-0.4V=0.4V VIL（MAX） VIH（MIN）
1 A
NL
1
0 Y1
0.4V 0V
0 B
0.8V 0V
1
1 Y2
VOL(MAX) V
IL(MAX)
3）输入电流与输出电流
一、 TTL与非门 1. 电路结构
+5V R1 4k b1 c1 T1 D2 R3 输入级 倒相级 1k 输出级
图形符号：
R2 1.6 k
T2 D3
R4 130 T4 T5 Y
A B D1
逻辑关系：
Y A B
2 TTL与非门电路的工作原理
3.4V 0.3V
R1 4k b1
R2 1.6 k T2
负逻辑体系
3、高低电平获取方法
开 关
+5V 5V 0V VH VL 10
4、半导体器件的开关特性
理想开关
•开关打开时：漏电流为零 I=0 •开关闭合时：导通电压为零，导通电阻为零 U=0，R=0
机械开关
电子开关
•开关动作在瞬时完成
4、半导体器件的开关特性
1）二极管的开关特性
1、 +5V D + Vi R + Vo 二极管导通：
（2）阈值电压Vth约为VDD/2。
（3）CMOS非门的关门电平VOFF为0.45VDD，开门电平 VON为0.55VDD。因此，其高、低电平噪声容限均达 0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门；
（5）因CMOS电路有极高的输入阻抗，故其扇出系数很 大，可达50。