停车位智能计费系统的设计ppt课件

完整版ppt课件
17
完整版ppt课件
18
完整版ppt课件
19
计时模块的仿真结果
1.两分钟之内（包括两分钟）的仿真结果如下所示： 从波形图可以看出在clk的控制下当start为低电平reset为高
电平的时候时间计数，time_enable为低电平。
计时模块功能仿真（2分钟内）
完整版ppt课件
IN[3..0]
OUT[15..0]
DECODER
WideOr0 WideOr1
WideOr2 WideOr3
1' h1 --
s eg[7..0]
WideOr4
WideOr5
WideOr6
r_dig[7..0]
PRE
D
Q
ENA CLR
dig[7..0]
完整版ppt课件
12
完整版ppt课件
13
完整版ppt课件
10
CLK RESET
div 1
INPUT VCC
clk_50M clk1
INPUT VCC
reset
inst2
电路图
div clk_50M clk reset
inst1
distancemokuai
clk
distance[7..0]
start distance_enable
reset
inst
control
从波形图可以看出当start为低电平的时候输出的信号是 time_enable。即选择了按汽车服务时间脉冲计费。
仿真上的停车时间脉冲和服务时间脉冲是为了仿真而简单的
设置的波形，并非是前面信号组合检测而成，在后面整体组
合电路中为进行模块的组合。这里为了便于功能仿真区别，
没有设置过多的脉冲，以影响分辨控制模块所选择的计费模
完整版ppt课件
2
设计的背景、目的和意义
在中国有很多受欢迎的大酒店，停车场是 不可或缺的配备，因此停车收费也是酒店 收入的一部分！
我将做一个自动计费系统来解决停车计费 的多种步骤及问题！
这种系统将使停车计费变得简单，在节省 了人力的同时也完成了高效的要求！
完整版ppt课件
3
设计任务及要求
该停车计费系统将实现功能：
dig[7..0] seg[7..0]
OUTPUT OUTPUT
dlg[7..0] seg[7..0]
START
INPUT
VCC
timemokuai
clk
s[7..0]
reset
m[7..0]
start time_enable
inst3
完整版ppt课件
11
RTL图
s [7..0] m [7..0]
14
完整版ppt课件
15
完整版ppt课件
16
停车计时模块仿真结果
图3-5 计程模块功能仿真
从波形图可以看出在时钟的控制下，当reset为高电平且start 为高电平的时候distance开始计数，当计到大于三的时候输
出了distance_enable为高电平。准备对第4小时以后的脉冲
进行加计费。
题目：停车位智能计费系统的设计
完整版ppt课件
1
大作业摘要
我此次大作业是对停车计费进行改进，由人工计 费转变为智能计费从而满足社会的需求！本设计 实现了停车计费所需的一些基本功能，计费金额 包括初始金额、加时计费、汽车服务计费等。该 设计采用模块化设计，在Quartus II软件平台下 ，采用Verilog HDL 硬件描述语言描述和模拟仿 真了分频模块、计时模块、计费模块、服务计时 模块，完成了停车智能计费仿真设计和硬件电路 的实现。过程比较艰辛，尽管完成了计费的智能 化结果但是还是存在一些问题，如程序的复杂， 并非完全不需要人工等！我也将在此后的累积知 识的日子里完善此程序！
完整版ppt课件
22
1．停车时间计费的仿真结果如下所示：
控制模仿真图（小时计费）
从波形图可以看出当start为高电平的时候输出的信号是 distance_enable。此时控制模块选出的是distance_enable，
即选出实现按小时计费。
完整版ppt课件
23
时间计费的仿真结果如下所示
控制模仿真图（服务计费）
不足：并未完全脱离人工操作，且程序尚有 不完善的地方，程序可以人工修改不能保证 稳定和收费的真实性！
结论：程序基本可以使用，但仍需改进完善！
完整版ppt课件
30
谢谢观赏！
完整版ppt课件
31
start distance_enable time_enable
inst4
select_clk
f eemokuai
select_clk reset clk
f ee[7..0]
inst5
scan_led
clk1 distance[7..0] s[7..0] m[7..0] f ee[7..0]
inst6
1、停车时间≤4小时，且汽车服务累计时间≤2分 钟，基础计费为8.0元。
2、停车时间4小时外，以每小时1.0元，服务累计 时间2分钟外，以每分钟1.0元计费。
3、能显示停车时间、服务累计时间和最后的总费 用。
4、能通过修改程序来对计费要求实现改变。
完整版ppt课件
4
确定输入和输出变量
输入：1. Clk_50M全局时钟。在时钟上升沿，计算
OUT
8' hFF --
MUX
Mux2
SEL[3..0]
DATA[15..0]
OUT
8' h00 --
MUX
Mux3
SEL[3..0]
DATA[15..0]
OUT
MUX
Decoder0
IN[3..0]
OUT[15..0]
DECODER
dis p_dat[3..0]
PRE
D
Q
ENA CLR
Decoder1
号
号
脉冲
分 频
控制器
器
停
汽
车
车
计
服
计
时
务
费
计
完整版ppt课件
时
7
完整版ppt课件
8
reset
完整版ppt课件
9
方案论证
该设计采用模块化设计，在Quartus II软 件平台下，采用Verilog HDL 硬件描述语 言描述和模拟仿真，选择此方案的理由为 ：没学过其他关于此方面的程序！
完整版ppt课件
20
完整版ppt课件
21
.两分钟之外（不包括两分钟）的仿真结果如下所示：
计时模块功能仿真（2分钟外）
从波形图可以看出在clk的控制下当start为低电平reset为高电平的时候时 间计数，当时间大于二分钟的时候，time_enable为输出高电平，为超过
2分钟后以每增加一分钟对计费进行加计数。
式。
完整版ppt课件
24
完整版ppt课件
25
计费模块的仿真结果
计费模块仿真
从波形图可以看出reset用于将费用计数器复 位 为 起 步 价 8.0 元 ； 由 于 本 仿 真 select_clk 信 号并非是系统选择出来的停车时间脉冲和服
务计时脉冲，通过认为设定，不影响其观察
功能效果。
完整版ppt课件
26
为汽车服务（在两分钟之内）的系统电路仿 真结果：
系统仿真调试电路
完整版ppt课件
27
为停车期间没有汽车服务系统电路仿真结果：
系统仿真调试电路
完整版ppt课件
28
为汽车服务时（在两分钟之外）的系统电路 仿真结果
系统仿真调试电路
完整版ppt课件
29
设计结论及评价
优点：在一定程度上避免了大量人工操作计 算，基本完成了停车位的智能计费系统的设 计，而且根据仿真可看出此程序可以投入使 用到停车场计费环节中！
费用。
2. reset整体复位，在reset=0时，等待计时 为
0，输出初始费用为8。
3. start选择计费模式
Start=1，计时计
费
Start=0，汽车服
务计费
输出：1. m[7:0]等待时间的输入(分) 。
2. s[7:0]等待计完整时版pp的t课件输入（秒）。
5
确定输入状态
当reset为1时，费用计数器为8元，系统启 动，start=1表示停车计时开始，停车计时模块 每产生一个脉冲，停车时间计数器加1；时间4 小时内，费用保持8不变，超过4小时，费用计 数器进行加计数，每增加1小时费用加1元，此 时汽车服务时间计数器不变。
dis tance[7..0]
A [3..0]
B [3..0] 4' h1 --
Add0
+
ADDER
fee[7..0]
clk1
a[3..0]
PRE
D
Q
ENA CLR
8' hFF --
Mux0
SEL[3..0]
DATA[15..0]
OUT
8' h00 --
MUX
Mux1
SEL[3..0]
DATA[15..0]
当reset为1时，系统启动，start=0表示汽 车处于汽车服务状态，此时服务时间计数器计 数，在2分钟服务时间内，费用计数器不变；服 务时间超过2分钟后，每增加1分钟，费用计数 器增加1元，此时停车完整时版ppt间课件 计数器保持不变。 6
整体设计框图
时 钟 信
复
位 信
停车 计时 脉冲
汽车 服务 计时