第8章 逻辑门电路及组合逻辑电路

④根据真值表和逻辑表达式，确定该电路的功能。
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
燕山大学电气工程学院
例8-12 分析如图所示电路的逻辑功能。
AB
AB A B
B
AB
A
解 ① 写出逻辑表达式并化简
F AB A B AB A B
② 列写逻辑真值表 ③ 逻辑功能分析
A 0 0 1 1
F ABC BD BD F A C D BD BD
CD AB 00
BD
01 1 5 13 1 1 3 7 15 11
11 2 1 1 6 14 10
10
00 01 11 10
0 4 12 8
1
1
1
ACD
AB C
1
9
1
BD
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
三、逻辑代数运算法则
1.基本运算法则
0· A=0 A· A=A 0+A=A A+A=A AA
2.交换律
1· A=A
AA 0
燕山大学电气工程学院 证：(A+B)(A+C)=AA+AB+AC+BC =A+A(B+C)+BC =A[1+(B+C)]+BC =A+BC
AB BC
4.添项法
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
(二)应用卡诺图化简逻辑函数
1.卡诺图
燕山大学电气工程学院
卡诺图：与变量的最小项对应的按一定规则排列的方格图，每一小方格填 入一个最小项。 最小项为满足下列条件的“与”项。 1)各项都含有所有输入变量，每个变量是它的一个因子。 2)各项中每个因子以原变量(A，B，C，· · · )的形式或以反变量 A, B, C, 的形式出现一次。 如三变量的全部最小项为 A B C, A BC, ABC, ABC, ABC, ABC, ABC, ABC n个变量有2n个组合，最小项有2n个，卡诺图 相应有2n个小方格。
2.吸收法
3.拆项法
利用公式 A A 1将某项乘以A A ，然后拆成两项，再分别与其他项合并。 F AB A C BC AB A C B CA A AB A C AB C AB C AB AB C A C AB C AB A C 利用公式A+A=A，可以将函数中重复或多次写入某一项，再合并化简。 F ABC ABC ABC ABC ABC ABC ABC ABC C BCA A
AC
1
11 10 2
1
1 A
1
3
1
1 4
5
7
AC
6
1
F A C AC
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
例8-11 化简 F A B C D ABC D ABCD AB C D 燕山大学电气工程学院 ABCD ABCD ABCD A BCD ABCD 0,4,13,8,7 ,15,5,2,10
5.吸收律
1+A=1
A A 1
AB=BA
3.结合律
A+B=B+A
A(A+B)=A 证：A(A+B)=AA+AB=A+AB =A(1+B)=A AA B AB A+AB=A
A AB A B 证：A AB A AA B A B AB AB A A BA B A
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
二、逻辑运算及逻辑门 (一)基本逻辑运算与逻辑函数

燕山大学电气工程学院
用 1 表示开关接通， 0 表示开关的断 开；1表示灯亮，可得如下真值表： 只有输入全为1 时，输出才为1
三种基本运算是：与、或、非（反）。 它们都有集成门电路与之对应，与门、 或门和非门。 1.“与”逻辑及“与门”
逻辑关系：决定事件的 全部条件都满足时，事 件才发生。这就是与逻 辑。
B 或 F=AB 与逻辑的逻辑表达式为： F=A · 用集成逻辑门电路实现与逻辑关系，即为逻辑门，与门的逻辑逻辑符号为：
A B
A 0 0 1 1
B 0 1 0 1
F 0 0 0 1
有 0出 0 全 1出 1
＆
F
与门
A B F
门电路的逻辑关系可以用波形图表示。
逻辑变量
A B 0 0 1 1 0 1 0 1
互为非 逻辑关系
与非逻辑 或非逻辑 异或逻辑
AB 1 1 1 0 A+B 1 0 0 0A B同逻辑A B 1 0 0 1
A 0 1 1 0
B
逻辑门符号：
=1 F
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
异或的逻辑式
燕山大学电气工程学院
第八章 逻辑门电路及组合逻辑电路
燕山大学电气工程学院
• 本章的主要内容：
1)基本逻辑运算及逻辑门电路 2)逻辑代数的基本运算法则、公理、定理，逻辑关 系式的化简 3)组合逻辑电路的分析及设计 4)加法器、编码器、译码器逻辑功能分析 重点：逻辑关系式的化简及组合逻辑电路的分析和 设计
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
F ABC A ABC B ABC C
ABC (A B C)
ABC A B C
ABC
ABC A BC ② 列写逻辑真值表
③ 逻辑功能分析
只有A、B、C全为0或 全为1时，输出F才为1。
故该电路称为“判一致
电路”，可用于判断三 个输入端的状态是否
一致。
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
A
A 0 1
F 1 0
有 0出 1 有 1出 0
1
F
A F
非门
非门的波形为：
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
(二)复合逻辑运算及其复合门
燕山大学电气工程学院
用两个以上基本运算构成的逻辑运算。包括与非、或非、与或非、异 或和同或运算。和三个基本运算一样，它们都有集成门电路与之对应。 真值表（除与或非运算外）
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
例8-6 化简 F A A B AB F AB B A B AB AB A B AB
FAB
燕山大学电气工程学院
A
B
0 0 1
B
1
例8-8 应用卡诺图化简 F A BC ABC ABC ABC BC A 0 0 00 1 1 01
燕山大学电气工程学院 一、逻辑代数及逻辑函数 逻辑代数的产生： 1849年英国数学家乔治布尔(George Boole)首先提出，用来描述 客观事务逻辑关系的数学方法 ——称为布尔代数。后来被广泛 用于开关电路和数字逻辑电路的分析与设计所以也称为开关代 数或逻辑代数。 逻辑代数中用字母A、B、C、…等表示变量——逻辑变量，每 个逻辑变量的取值只有两种可能 ——0 和1 。它们也是逻辑代 数中仅有的两个常数。 0 和1只表示两种不同的逻辑状态，不 表示数量大小。 …等表示反变量。 A、B、C、…等表示原变量， A、B、C、 可用F表示电路的输出。 逻辑函数可表示为 F f A, B, C, A, B, C,
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
2.或运算、或逻辑、或门
燕山大学电气工程学院
真值表
输入有一个为1 时，输出就为1
逻辑关系：决定事件的诸条件中，只 要有任意一个满足，事件就会发生。 这就是或逻辑。 或逻辑的逻辑表达式为： F=A +B 可用逻辑或门实现这种运算，或门的逻辑符号为：
两个变量取相同值时，输出为0；取不同值时，输出为1
Y=AB+AB
同或的逻辑式
Y=A B + A B
与或非逻辑
两个变量取相同值时，输出为1；取不同值时，输出为0
Y= AB + CD
逻辑符号：
A与B等于1 ，或者C与D等于1 ，F等于0。
A B C D
& ≥1
F
三态与非门 实际用中有时需要将两个和多个与非门的输出端接在同一线上，需要 一种输出端除0和1两种状态外的第三种状态，即开路状态。
燕山大学电气工程学院
二、组合电路的设计
组合电路设计与组合电路分析过程相反，它是根据给定的逻 辑功能要求，设计能实现该功能的最简单的电路。其设计步 骤如下：
① 根据给定设计问题的逻辑关系或逻辑要求，列出真值表；
② 根据真值表写出逻辑表达式； ③ 化简或变换逻辑表达式； ④ 根据最简的逻辑表达式画出相应的逻辑电路图。
1.并项法
燕山大学电气工程学院
利用公式 A A 1 、AB AB A 可将两项并为一项。 F ABC AB ABC ABC C AB AB AB B
F AB ABCDE F AB 利用公式A+AB=A，将AB项消去。 利用公式 A AB A B ，可消去多余因子。 F AB AC BC AB A BC AB ABC AB C
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
2.应用卡诺图化简逻辑函数
燕山大学电气工程学院 应用卡诺图化简逻辑函数时，先将逻辑式中的最小项分别用1填入相应的小 方格内。如果逻辑式中的最小项不全，则填写0或空着不填。如果逻辑式不 是由最小项构成，一般应先化为最小项。 化简方法： 1)将取值为1的相邻小方格圈在一起，相邻小方格包括最上行与最下行及最 左列与最右列同列或同行两端的两个小方格，称为逻辑相邻。 2)圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新圈时，必须包 含至少一个未被圈过的取值为1的小方格；每一个取值为1的小方格可被圈 多次，但不能遗漏。 3)按着循环码排列变量取值时，相邻小方格中最小项之间只有一个变量取值 不同。相邻的两项可合并为一项，消去一个因子；相邻的四项可合并为一 项，消去两个因子；依此类推，相邻的2n项可合并为一项，消去n个因子。 4)将合并的结果相加，即为所求的最简“与或”式。