实验 计数器及应用
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图 6-4 数字秒表原理框图 2、 用 74LS190 设计一个倒计时计数器,要求倒计时数值能在 0-99 之间任意设定。
5V
R1
R2
10kΩ 10kΩ
R3 10kΩ
译码
译码
S
M
C
74LS190
(2)
CP
▁R7C4LS19(10)
P0
P0
P1 P2 P3
P1 P2 P3
CP 脉
▁ 0 PL
▁ U/D
八、实验报告要求
1.将基本任务中每个自拟表格得测试数据整理到实验报告上。 2.在实验报告上用铅笔工整、清晰地画出设计得电路,并将自拟测试表格及数据 整理到实验报告上。 3.总结本次实验情况,写出心得体会。包括实验中遇到得问题得处理方法与结 果。
表 6-1 74LS161 逻辑功能得测试
输入
输出
功能 项目 CP CEP CET PE＇ MR＇ P0 P1 P2 P3 Q3 Q2 Q1 Q0 TC
1
×× 0
2 ↑× × 0
1 100100000 1 1001
3 ↑0 × 1 1 0 1 1 0
4 ↑× 0 1 1 0 1 0 1
5 ↑ × × 1 0 ××××
动倒计时,直到 00 时,计数停止。模式状态提示分别用两只不同颜色得 LED 灯来表 示(例如绿灯亮红灯灭表示置数模式,绿灯灭红灯亮表示倒计时)。
五、实验预习
1.熟悉 74LS161 与 74LS190 芯片引脚排列及引脚功能。 2.预习任意进制计数器得设计方法及原理。 3.利用 Multisim 仿真软件对基本任务进行仿真测试,并画出基本任务第 3 项中两 种反馈脉冲法对应得实验接线电路,设计出相应得实验测试数据用表格。 4.任选一项扩展任务,并利用 Multisim 仿真软件进行电路设计与仿真调试,直至 电路功能完全正常为止,画出仿真电路图(电路图使用模块化画法,即实现某一功能
七、实验内容与步骤
(一)基本实验任务 1.74LS161 逻辑功能测试。
按图 6-1 所示 74LS161 引脚排列,CEP、CET、PE＇、MR＇、P0~P3 分别接逻辑电
平开关 S1~ S8,CP 端接单脉冲插孔,Q0~Q3、TC 端分别接逻辑电平指示灯 D1~D5,按表 6-1 分别进行测试,并填入表 6-1。
▁▁ 0 PL U/D
CP
冲
Q0~Q3
Q0~Q3
模式切换、置数控制电路
图 6-5 倒计时计数器
如图 6-5 所示,按键 S 为倒计时数设置键,M 为模式切换键,S 与 M 键通过模式切 换、置数控制电路实现倒计时数得设定与倒计时功能得切换,C 为清零键,在任意时 刻都能实现对计数结果进行清零。
设计要求:电路上电后,初始状态为倒计时数设置状态,按下 S 键可实现置数,倒 计时数能在 0-99 之间任意设定;电路由置数模式切换至倒计时模式后,计数器开始自
得单元电路 中所有元件画在一起作为一个模块,模块之间得电路连接用网络标号方法实现,可仿 照实验 04“图 4-7 时序逻辑电路 3”来画),列出电路所需元件清单,设计出实验测试 用数据表格。
六、实验器材
1.数字电路实验箱 2.数字万用表 3.集成电路芯片
1)74LS161 6 只; 2)74LS48 6 只; 3)共阴数码管 6 只; 4)74LS190 2 只; 5)其它门电路若干; 6)面包实验板 1 块; 7)导线若干。
1)复位脉冲反馈法:通过给清零端加一个触发电平,强制输出端输出全为零。 如图 6-3(a)图所示,为复位脉冲反馈法构成得六进制计数器。
74LS161D
0 3 P0 0 4 P1 0 5 P2 0 6 P3
Q0 14 Q1 13
Q2 12 Q3 11
D1 D2 D3 D4
74LS161D
0 3 P0 0 4 P1 0 5 P2 0 6 P3
(a)引脚排列
(b)逻辑符号
图 6-1 74LS161 引脚排列及逻辑符号
74LS161 引脚功能说明: MR＇:清零端,低电平有效; CP:计数脉冲输入端; P0~P3:并行数据输入端; TC:计数进位端; Q0~Q3:数据输出端; PE＇:预置数使能端,低电平有效; CET、CEP 计数使能端,高电平有效; 3、 任意进制计数器设计
2)置位脉冲反馈法:将计数器得数据输入端全置零,通过给预置数端加一个触发 电平,将数据输入端得数置入计数器,这样迫使计数器重新从零计数。置位脉冲反馈 法如图 6-3(b)图所示,与非门得输出端改接到计数器得置位端 PE＇,当计数到 0110 时, 与非门输出由 1 跳变为 0,计数器在此低出全被置为 0,计数又从零开始。
Q0 14 Q1 13
Q2 12 Q3 11
D1 D2 D3 D4
1
7 CEP
TC 15
D5
1
7 CEP
TC 15
D5
10 CET
10 CET
1 ~MR 9 ~PE 1
~MR 9 ~PE
CP
2 CP
CP
2 CP
接单脉冲插孔
接单脉冲插孔
1
1
(a)复位脉冲反馈法
(b)置位脉冲反馈法
图 6-3 复位脉冲反馈法
1)按进制分为二进制计数器与非二进制计数器两大类。最常用得十进制计数器 属于非二进制计数器。
2)按计数方法可分为:加法计数器(计数值随计数脉冲得输人而递增);减法计数 器(计数值随计数脉冲得输人而递减);可逆计数器(具有加法与减法计数功能得计数 器)
3)按计数脉冲引入方式不同分为: 同步计数器:在同一计数脉冲(CP)得作用下,计数器中得触发器同时改变状 态。
当 CP 端连续输入 6 脉冲后,D4D3D2D1=0110,其中 D2D3 接到一个与非门得两输 入端,与非门得输出端与清零端 MR＇相连,此时与非门输出为 0,计数器产生清零动 作,所有输出端全为零,计数又从零开始。当 CP 端输入得脉冲数少于 6 个时,与非门 得量输入端至少有一个为零,与非门输出均为 1,计数器不产生清零动作。
七、注意事项
1.实验电路连线事先用万用表“二极管”挡进行检测,保证连接电路得连线完好, 正式连接实验线路前,必须对所用芯片进行逻辑功能得验证,保证接入电路得芯 片功能完好。 2.将芯片插入插座,或者从插座上拔出芯片时,用力要均匀,避免用力不均导致芯 片引脚弯曲变形甚至折断。 3.注意集成芯片在集成芯片插座上得安装方向不要弄反,器件与连线要插牢,仔 细核对芯片各引脚功能,先将芯片得电源引脚与地引脚分别接至 5V 正、负极上, 其余引脚也不能接错。 4.芯片输出端不允许并联使用(非 OC 门),更不允许直接接地或接电源,为了提高 电路得抗干扰能力,电路中多余输入端最好不要悬空。 5.实验中,必须遵循“先连线后通电,先断电后拆线”得操作原则,严禁带电操作。
6 ↑1 1 1 1 注意:测试项目 6 时,连续输入脉冲数不少于 16 个
2.74LS190 逻辑功能测试。
按图 6-2 所示 74LS190 引脚排列,CE＇、PL＇、U/D、P0~P3 分别接逻辑电平开关 S1~ S7,CP 端接单脉冲插孔,Q0~Q3、RC＇、TC 分别接逻辑电平指示灯 D1~D6,按表 6-1 分别进行测试,并填入表 6-1。
3.任意进制计数器设计。 按预习要求画好得实验电路接线图连线,并按预习要求拟定得测试表格进行测
试,将测试结果记入自拟得测试表格中。
(二)扩展实验任务
根据事先设计好得电路在实验箱或面包板上连线,按自拟实验步骤对电路进行 测试,并将测试结果记入自拟得测试表格中。
注:扩展任务 2 中得状态指示灯可使用实验箱中逻辑电平指示灯代替。
表 6-2 74LS190 逻辑功能得测试
测试
输入
输出
功能
项目 CP PL＇ CE＇ U/D P0 P1 P2 P3 Q3 Q2 Q1 Q0 RC＇ TC
1 × 0 × ×0110 2 × 1 1 × ××××
3 ↑ 1 0 0 ××××
4 ↑ 1 0 1 ×××× 注意:项目 3、4 连续输入脉冲至少 10 个
(二)扩展任务 1、 用 74LS161 设计一个数字秒表(0~99S),要求具有启动、暂停与清零功能。
数字秒表电路原理框图如图 6-4 所示。 设计要求:
电路上电时显示“00”,只有当 S∕P(开始∕暂停)键按下后,秒表开始计数,第二 次按下 S∕P 键,计数暂停,再次按下 S∕P 键时,秒表接着第一次计数结果继续计数; 任何时候按下 Clean 键,都能实现清零。
教学内容与教学过程
一、 实验前准备实验所用仪器、实验报告、板书实验内容 二、 组织实验课堂
1、 根据实验人数合理分组 2、 学生签名(签到表轮流签名) 3、讲解本次实验方法、要求 三、实验指导 主要讲解实验目得、实验原理、实验步骤及其实验得注意事项等;
提示与补充
四、实验原理
1.所谓计数器就就是对输入得脉冲进行“数数”得时序逻辑电路。计数器不仅可用来 计数,还可用来实现分频、定时、产生节拍脉冲、序列脉冲等。 2.计数器分类:
课题
计数器及其应用
需 2 课时
教学 目得 要求
1.掌握中规模常用集成电路计数器得逻辑功能测试及使用方法; 2.掌握任意进制计数器得设计方法与原理; 3.掌握中规模常用计数器芯片得应用。
教学 重点
理解掌握中规模常用集成电路计数器得逻辑功能测试及使用方法;
教学 难点
掌握任意进制计数器得设计方法与原理;
教案编写日期 年月日
缺点就是计数位数越多电路越复杂,优点就是工作频率较高; 异步计数器:在同一计数脉冲(CP)得作用下,计数器中得触发器状态改变不 就是同
时发生。优点就是电路结构简单,缺点作频率较低,容易产生竞争-冒险现象。
(一)基本实验任务
1、 74LS161 逻辑功能测试 74LS161 就是四位二进制同步计数器,具有计数、预置、保持、清除功能。
电路中两只数码管采用共阴极数码管,“开始∕暂停控制电路”可用双稳态触发 电路实现。CP 脉冲采用实验箱中得连续可调脉冲源,不用单独设计,S∕P 与 Clean 均为轻触按键。
5V
R1
R2
10kΩ 10kΩ
译码
译码
S∕ P
Clean
CP
74LS190
74LS190
脉
(2)
(1)
冲
开始∕ 暂停 控制 电路
5V
R1
R2
10kΩ 10kΩ
R3 10kΩ
译码
译码
S
M
C
74LS190
(2)
CP
▁R7C4LS19(10)
P0
P0
P1 P2 P3
P1 P2 P3
CP 脉
▁ 0 PL
▁ U/D
八、实验报告要求
1.将基本任务中每个自拟表格得测试数据整理到实验报告上。 2.在实验报告上用铅笔工整、清晰地画出设计得电路,并将自拟测试表格及数据 整理到实验报告上。 3.总结本次实验情况,写出心得体会。包括实验中遇到得问题得处理方法与结 果。
表 6-1 74LS161 逻辑功能得测试
输入
输出
功能 项目 CP CEP CET PE＇ MR＇ P0 P1 P2 P3 Q3 Q2 Q1 Q0 TC
1
×× 0
2 ↑× × 0
1 100100000 1 1001
3 ↑0 × 1 1 0 1 1 0
4 ↑× 0 1 1 0 1 0 1
5 ↑ × × 1 0 ××××
动倒计时,直到 00 时,计数停止。模式状态提示分别用两只不同颜色得 LED 灯来表 示(例如绿灯亮红灯灭表示置数模式,绿灯灭红灯亮表示倒计时)。
五、实验预习
1.熟悉 74LS161 与 74LS190 芯片引脚排列及引脚功能。 2.预习任意进制计数器得设计方法及原理。 3.利用 Multisim 仿真软件对基本任务进行仿真测试,并画出基本任务第 3 项中两 种反馈脉冲法对应得实验接线电路,设计出相应得实验测试数据用表格。 4.任选一项扩展任务,并利用 Multisim 仿真软件进行电路设计与仿真调试,直至 电路功能完全正常为止,画出仿真电路图(电路图使用模块化画法,即实现某一功能
七、实验内容与步骤
(一)基本实验任务 1.74LS161 逻辑功能测试。
按图 6-1 所示 74LS161 引脚排列,CEP、CET、PE＇、MR＇、P0~P3 分别接逻辑电
平开关 S1~ S8,CP 端接单脉冲插孔,Q0~Q3、TC 端分别接逻辑电平指示灯 D1~D5,按表 6-1 分别进行测试,并填入表 6-1。
▁▁ 0 PL U/D
CP
冲
Q0~Q3
Q0~Q3
模式切换、置数控制电路
图 6-5 倒计时计数器
如图 6-5 所示,按键 S 为倒计时数设置键,M 为模式切换键,S 与 M 键通过模式切 换、置数控制电路实现倒计时数得设定与倒计时功能得切换,C 为清零键,在任意时 刻都能实现对计数结果进行清零。
设计要求:电路上电后,初始状态为倒计时数设置状态,按下 S 键可实现置数,倒 计时数能在 0-99 之间任意设定;电路由置数模式切换至倒计时模式后,计数器开始自
得单元电路 中所有元件画在一起作为一个模块,模块之间得电路连接用网络标号方法实现,可仿 照实验 04“图 4-7 时序逻辑电路 3”来画),列出电路所需元件清单,设计出实验测试 用数据表格。
六、实验器材
1.数字电路实验箱 2.数字万用表 3.集成电路芯片
1)74LS161 6 只; 2)74LS48 6 只; 3)共阴数码管 6 只; 4)74LS190 2 只; 5)其它门电路若干; 6)面包实验板 1 块; 7)导线若干。
1)复位脉冲反馈法:通过给清零端加一个触发电平,强制输出端输出全为零。 如图 6-3(a)图所示,为复位脉冲反馈法构成得六进制计数器。
74LS161D
0 3 P0 0 4 P1 0 5 P2 0 6 P3
Q0 14 Q1 13
Q2 12 Q3 11
D1 D2 D3 D4
74LS161D
0 3 P0 0 4 P1 0 5 P2 0 6 P3
(a)引脚排列
(b)逻辑符号
图 6-1 74LS161 引脚排列及逻辑符号
74LS161 引脚功能说明: MR＇:清零端,低电平有效; CP:计数脉冲输入端; P0~P3:并行数据输入端; TC:计数进位端; Q0~Q3:数据输出端; PE＇:预置数使能端,低电平有效; CET、CEP 计数使能端,高电平有效; 3、 任意进制计数器设计
2)置位脉冲反馈法:将计数器得数据输入端全置零,通过给预置数端加一个触发 电平,将数据输入端得数置入计数器,这样迫使计数器重新从零计数。置位脉冲反馈 法如图 6-3(b)图所示,与非门得输出端改接到计数器得置位端 PE＇,当计数到 0110 时, 与非门输出由 1 跳变为 0,计数器在此低出全被置为 0,计数又从零开始。
Q0 14 Q1 13
Q2 12 Q3 11
D1 D2 D3 D4
1
7 CEP
TC 15
D5
1
7 CEP
TC 15
D5
10 CET
10 CET
1 ~MR 9 ~PE 1
~MR 9 ~PE
CP
2 CP
CP
2 CP
接单脉冲插孔
接单脉冲插孔
1
1
(a)复位脉冲反馈法
(b)置位脉冲反馈法
图 6-3 复位脉冲反馈法
1)按进制分为二进制计数器与非二进制计数器两大类。最常用得十进制计数器 属于非二进制计数器。
2)按计数方法可分为:加法计数器(计数值随计数脉冲得输人而递增);减法计数 器(计数值随计数脉冲得输人而递减);可逆计数器(具有加法与减法计数功能得计数 器)
3)按计数脉冲引入方式不同分为: 同步计数器:在同一计数脉冲(CP)得作用下,计数器中得触发器同时改变状 态。
当 CP 端连续输入 6 脉冲后,D4D3D2D1=0110,其中 D2D3 接到一个与非门得两输 入端,与非门得输出端与清零端 MR＇相连,此时与非门输出为 0,计数器产生清零动 作,所有输出端全为零,计数又从零开始。当 CP 端输入得脉冲数少于 6 个时,与非门 得量输入端至少有一个为零,与非门输出均为 1,计数器不产生清零动作。
七、注意事项
1.实验电路连线事先用万用表“二极管”挡进行检测,保证连接电路得连线完好, 正式连接实验线路前,必须对所用芯片进行逻辑功能得验证,保证接入电路得芯 片功能完好。 2.将芯片插入插座,或者从插座上拔出芯片时,用力要均匀,避免用力不均导致芯 片引脚弯曲变形甚至折断。 3.注意集成芯片在集成芯片插座上得安装方向不要弄反,器件与连线要插牢,仔 细核对芯片各引脚功能,先将芯片得电源引脚与地引脚分别接至 5V 正、负极上, 其余引脚也不能接错。 4.芯片输出端不允许并联使用(非 OC 门),更不允许直接接地或接电源,为了提高 电路得抗干扰能力,电路中多余输入端最好不要悬空。 5.实验中,必须遵循“先连线后通电,先断电后拆线”得操作原则,严禁带电操作。
6 ↑1 1 1 1 注意:测试项目 6 时,连续输入脉冲数不少于 16 个
2.74LS190 逻辑功能测试。
按图 6-2 所示 74LS190 引脚排列,CE＇、PL＇、U/D、P0~P3 分别接逻辑电平开关 S1~ S7,CP 端接单脉冲插孔,Q0~Q3、RC＇、TC 分别接逻辑电平指示灯 D1~D6,按表 6-1 分别进行测试,并填入表 6-1。
3.任意进制计数器设计。 按预习要求画好得实验电路接线图连线,并按预习要求拟定得测试表格进行测
试,将测试结果记入自拟得测试表格中。
(二)扩展实验任务
根据事先设计好得电路在实验箱或面包板上连线,按自拟实验步骤对电路进行 测试,并将测试结果记入自拟得测试表格中。
注:扩展任务 2 中得状态指示灯可使用实验箱中逻辑电平指示灯代替。
表 6-2 74LS190 逻辑功能得测试
测试
输入
输出
功能
项目 CP PL＇ CE＇ U/D P0 P1 P2 P3 Q3 Q2 Q1 Q0 RC＇ TC
1 × 0 × ×0110 2 × 1 1 × ××××
3 ↑ 1 0 0 ××××
4 ↑ 1 0 1 ×××× 注意:项目 3、4 连续输入脉冲至少 10 个
(二)扩展任务 1、 用 74LS161 设计一个数字秒表(0~99S),要求具有启动、暂停与清零功能。
数字秒表电路原理框图如图 6-4 所示。 设计要求:
电路上电时显示“00”,只有当 S∕P(开始∕暂停)键按下后,秒表开始计数,第二 次按下 S∕P 键,计数暂停,再次按下 S∕P 键时,秒表接着第一次计数结果继续计数; 任何时候按下 Clean 键,都能实现清零。
教学内容与教学过程
一、 实验前准备实验所用仪器、实验报告、板书实验内容 二、 组织实验课堂
1、 根据实验人数合理分组 2、 学生签名(签到表轮流签名) 3、讲解本次实验方法、要求 三、实验指导 主要讲解实验目得、实验原理、实验步骤及其实验得注意事项等;
提示与补充
四、实验原理
1.所谓计数器就就是对输入得脉冲进行“数数”得时序逻辑电路。计数器不仅可用来 计数,还可用来实现分频、定时、产生节拍脉冲、序列脉冲等。 2.计数器分类:
课题
计数器及其应用
需 2 课时
教学 目得 要求
1.掌握中规模常用集成电路计数器得逻辑功能测试及使用方法; 2.掌握任意进制计数器得设计方法与原理; 3.掌握中规模常用计数器芯片得应用。
教学 重点
理解掌握中规模常用集成电路计数器得逻辑功能测试及使用方法;
教学 难点
掌握任意进制计数器得设计方法与原理;
教案编写日期 年月日
缺点就是计数位数越多电路越复杂,优点就是工作频率较高; 异步计数器:在同一计数脉冲(CP)得作用下,计数器中得触发器状态改变不 就是同
时发生。优点就是电路结构简单,缺点作频率较低,容易产生竞争-冒险现象。
(一)基本实验任务
1、 74LS161 逻辑功能测试 74LS161 就是四位二进制同步计数器,具有计数、预置、保持、清除功能。
电路中两只数码管采用共阴极数码管,“开始∕暂停控制电路”可用双稳态触发 电路实现。CP 脉冲采用实验箱中得连续可调脉冲源,不用单独设计,S∕P 与 Clean 均为轻触按键。
5V
R1
R2
10kΩ 10kΩ
译码
译码
S∕ P
Clean
CP
74LS190
74LS190
脉
(2)
(1)
冲
开始∕ 暂停 控制 电路