数电 (15)

A2A1A0D3 mi Di
i 0
7
八选一MUX的功能表 使能 输入 EN 1 0 0 0 0 输 入 输出 使能 输入 EN 0 0 0 0 输 入 A2 1 1 1 1 A1 0 0 1 1 A0 0 1 0 1 输出 Y D4 D5 D6 D7
A2 Ø 0 0 0 0
A1 Ø 0 0 1 1
D3～D0 ：数据输入端；
四选一
Y
EＮ：使能端； Y：输出端；
简化逻辑符号
A0 A1 D0
四选一
Y
四选一MUX的逻辑表达式
D1 D 2 M UX D3 EN
EN = 1, Y = 0 ;
EN = 0, Y = A1A0D0+ A1A0D1+ A1A0D2 + A1A0D3
mi Di
i 0
F Y 比较两卡诺图，若A、B、C分别接A2、A1、A0， 再令D0 =D1= D2 = D3 = D5 ，D4 =D6 =D7 =1，则
Y=F，相应的电路图如下所示：
C B A
V CC
EN A0 A1 A2 D0 D1 7 41 51 Y D2 D3 D4 D5 D6 D7
F
A对应最高位权
注意：用数据选择器实现逻辑函数时，输入变量 的高低位与地址端高低位的对应关系
0 1 0 0 1 0 1 1
0 0 1 0 1 1 0 1
1 0 0 1 0 0 0 0
0 1 0 1 0 0 0 0
0 0 1 0 1 1 0 1
2. 数据比较器的扩展 (1) 串联方式
A0 A1 A2 A3 0 1 0 B 0 B1 B2 B3 A0 A1 A2
A 3
7 48 5 F A>B
3.2.3 数据选择器（MUX）
D0 D1 D2 D3 AB AB D0 D1 D2 D3 D
数据选择器和数据分配器示意图
常用的数据选择器有四选一数据选择器（74153）
八选一数据选择器（74151）
1. 四选一数据选择器
A1 、A0：地址输入端；
A0 A1 D0 D1 D 2 M UX D3 EN
A0 Ø 0 1 0 1
Y 0 D0 D1 D2 D3
八选一MUX的卡诺图
A1A0 00 01 11 10 A2 0 D0 D1 D3 D2 1 D4 D5 D7 D6
3. 数据选择器的级联扩展
D0 D1 D2 D3 D4 D5 D6 D7
1 EN 1D 0 1D 1 1D 2 1Y 1D 3 7 41 53 2D 0 2D 1 2Y 2D 2 2D 3 2 EN A1 A0
1 1
Y
F
D
3.2.4 数据比较器
1. 四位并行数据比较器7485
A0 A1 A2
A 3
7 48 5 F A>B
A3～A0、B3 ～B0 ：数码输入端
(A>B)i (A=B)i (A<B)i:级联输入端 FA>B 、FA=B、FA<B :比较结果输出端
(A>B) i (A=B) i (A<B) i B 0 B 1 B 2 B 3
例：用一片74153设计一个一位全加器 。 BiCi-1 00 01 11 10 Ai 0 0 1 0 1 1 1 0 1 0 Si BiCi-1 00 01 11 10 Ai 0 0 0 1 0 1 0 1 1 1 Ci Bi 0 1 Ai 降1维 0 Ci-1 Ci-1 1 Ci-1 Ci-1
A0 0 0 1 1 B0 0 1 0 1 (A>B)i Ф 0 1 Ф (A<B)i Ф 1 0 Ф (A=B)i 1 0 0 1
输
入
输
出
A3 B3 A2 B2 A1 B1 A0 B0 (A>B)i (A<B)i (A=B)i
FA>B FA<B FA=B
A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1
F A=B
F A<B
两个5位二进制数A4A3A2A1A0和B4B3B2B1B0的比较
例2. 已知BCD码 (A3A2A1A0.a3a2a1a0)8421BCD， 试 用中规模器件和部分门电路设计一个电路将该数
四舍五入。 解： 分析：当小数部分大于4时，整数部分应 加1，即 A3A2A1A0
＋ 1
CO S3 S2 S1 S0
F A<B
F A<B
两片7485比较两个8位二进制数
(2) 并联方式
A 15---12 B 15---12
A B
A 11---8 B
A B
11---8
A 7---4 B
A B
7---4
A
3---0
B
B
3---0
A
0 1 0
(A > B) i (A = B) i 7 48 5 (A < B) i F A >B F A =B FA <B
1
Y
1
A2
A1 A0
四选一扩展为八选一MUX
D0 A3 A4
Y0 Y1 2 /4 Y2 EN Y3 A0 A1
D7
D8
D 15
D 16
D 23
D 24
D 31
A2 A1 A0
D7 E N D0 A2 A 1 MUX A0 Y
D7 E N D0 A2 A 1 MUX A0 Y
D7 E N D0 A2 A 1 MUX A0 Y
Si
Bi 0 1 Ai 降1维 0 0 Ci-1 1 Ci-1 1
Ci
1EN 1D0 1D1 1D2 1Y 1D3 7 41 53 2D0 2D1 2Y 2D2 2D3 2EN A 1 A 0
S C
i
1
i
C
C
i-1
V CC
Ai Bi
用一片74153实现一位全加器
用数据选择器设计组合逻辑电路的步骤： ( 1 ) 降维；(可选） ( 2 ) 比较；
若C、B、A分别接A2、A1、A0，则Y、F的卡诺 图分别如下，
A1A0 00 01 11 10 A2 0 D0 D1 D3 D2 1 D4 D5 D7 D6
Y
BA
C
0 1
00 01 11 10 0 1 1 0 0 0 1 0 F
再令D0 =D2= D4 = D5 = D6 ，D1 =D3 =D7 =1，则
C AB 00 降维D 01 11 10
AB
0 1
1
1 D D D 1
降维C
(a)
00 C 01 C 11 D 10 C+D
V CC
EN A0 A1 A2 D0 D1 7 41 51 Y D2 D3 D4 D5 D6 D7
C B A
F
D
1
C
1
B A
A0 A1 _ D0 1 74153 2 D1 D2 D3 EN
B
3
表 3.2.9 四选一MUX的功能表
四选一MUX的卡诺图
使能 输入 EN 1 0 0 0 0
输 入 输出 A1 Ø 0 0 1 1 A0 Ø 0 1 0 1 Y 0 D0 D1 D2 D3
A1 0
A0
0
1
D1
1
D2 D3
1 EN 1D 0 1D 1 1D 2 1Y 1D 3 7 41 53 2D 0 2D 1 2Y 2D 2 2D 3 2 EN A 1 A 0
0 1 0
(A > B) i (A = B) i 7 48 5 (A < B) i F A >B F A =B FA <B
0 1 0
(A > B) i (A = B) i 7 48 5 (A < B) i F A >B F A =B FA <B
0 1 0
(A > B) i (A = B) i 7 48 5 (A < B) i F A >B F A =B FA <B
Y=F，相应的电路图如下所示：
A B C
V CC
EN A0 A1 A2 D0 D1 7 41 51 Y D2 D3 D4 D5 D6 D7
F
C对应最高位权
若要实现的组合逻辑函数F有m个变量，提供
的数据选择器的地址端为n，且n<m，例如函数F（
ABC）用四选一数据选择器实现。则需对函数F（
ABC）降维。
74153的简化逻辑符号
2. 八选一数据选择器
EN A 0 A 1 A 2 D 0 D 1 7 41 51 Y D 2 D 3 D 4 D 5 D 6 D 7
A2～A0：地址输入端；
D7～D0 ：数据输入端； EＮ：使能端；
Y：输出端；
简化逻辑符号
八选一MUX的逻辑表达式
EN = 1, Y = 0 ; EN = 0, Y = A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 + A2A1A0D3 +A2A1A0D0+ A2 A1A0D1+ A2A1A0D2 +
( 3 ) 画逻辑图。 例4.2.1：分别用一片74151和½ 74153 实现函数
F = ABC+ABC+ABD+ABD+ACD。 解：这是一个四变量函数，对其一次降维后可 用74151实现，两次降维后可用 ½ 74153实现。
CD AB 00 01 11 10 00 1 1 01 1 1 11 1 1 10 1 1 1
(A>B) i (A=B) i (A<B) i B 0 B 1 B 2 B 3
A4 A5 A6 A7
A0 A1 A2
A 3
7 48 5 F A>B
F A>B F A=B
F A=B B4 B5 B6 B7
F A<B
(A>B) i (A=B) i (A<B) i B 0 B 1 B 2 B 3
F A=B
当相加结果 S3 S2 S1 S0 为1010时，应进行修正。
0
B B B B
3
0
A (A=B) 2 (A<B) A 3 A 0 A 1 (A>B)
1
FA<B
并联方式比较两个16位二进制数
0 1 2 i i i
7 48 5
F
A<B
F
A=B
F
A>B
FA=B
FA>B
1
3.2.5 全加器
1. 串行进位4位全加器
S0 A B
0 0
S1 A1 B
1
CI
CO
CI
CO
S A2 B
0 1 0 0 1 0 1 1
0 0 1 0 1 1 0 1
1 0 0 1 0 0 0 0
0 1 0 1 0 0 0 0
0 0 1 0 1 1 0 1
B
A0 B0 =
A1 A2 A3 A4
A 0 A 1 A 2
A 3
7 48 5 F A>B
FA>B FA=B FA<B
B1 B2 B3 B4
(A>B) i (A=B) i (A<B) i B 0 B 1 B 2 B 3
D7 E N D0 A2 A 1 MUX A0 Y
1
Y
八选一扩展为三十二选一MUX
2 3
4.数据选择器实现任意组合逻辑电路
例1：用74151设计函数 F = AB + AC 。
A1A0 00 01 11 10 A2 0 D0 D1 D3 D2 1 D4 D5 D7 D6
BC
A
0 1
00 01 11 10 0 0 0 0 1 0 1 1
Ø Ø Ø Ø
Ø Ø Ø Ø
Ø Ø Ø Ø
1 0 1 0
0 1 0 1
0 0 0 0
A3=B3 A2>B2 Ø Ø A3=B3 A2<B2 Ø Ø
A3=B3 A2=B2 A1>B1 Ø Ø
A3=B3 A2=B2 A1<B1 Ø Ø A3=B3 A2=B2 A1=B1 A0>B0 A3=B3 A2=B2 A1=B1 A0<B0
2
2
S A3 B3
3
CI
CO
CI
CO
CO
2. 超前进位4位全加器
A0 A1 A2 A3
S0 S1
C I 7 4 2 8 3S 2 B B B B
0 1 2 3
S3 CO
简化逻辑符号
3.2.6
基于MSI的组合电路的设计
例1：用一片7485实现两个5位二进制数A4A3A2A1A0
和B4B3B2B1B0的比较。 解：关键在最低位的比较
F A=B
F A<B
简化逻辑符号
表 3.2.10 4位数据比较器7485功能表
输 A3 B3 A2 B2 A1 B1 A0 B0 A3>B3 Ø Ø A3<B3 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 入 输 出
(A>B)i (A<B)i (A=B)i FA>B FA<B FA=B
Ø
Ø Ø Ø
Ø
Ø Ø Ø
Ø
Ø Ø Ø
1
0 1 0
0
1 0 1
0
0 0 0
续表
输 入 输 出
A3 B3 A2 B2 A1 B1 A0 B0 (A>B)i (A<B)i (A=B)i
FA>B FA<B FA=B
A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1 A3=B3 A2=B2 A1=B1 A0=B0 1