先进封装技术

先进封装技术发展趋势
2009-09-27 | 编辑： | 【大中小】【打印】【关闭】
作者：Mahadevan Iyer, Texas Instruments, Dallas
随着电子产品在个人、医疗、家庭、汽车、环境和安防系统等领域得到应用，同时在日常生活中更加普及，对新型封装技术和封装材料的需求变得愈加迫切。

电子产品继续在个人、医疗、家庭、汽车、环境和安防系统等领域得到新的应用。

为获得推动产业向前发展的创新型封装解决方案（图1），在封装协同设计、低成本材料和高可靠性互连技术方面的进步至关重要。

图1. 封装技术的发展趋势也折射出应用和终端设备的变化。

在众多必需解决的封装挑战中，需要强大的协同设计工具的持续进步，这样可以缩短开发周期并增强性能和可靠性。

节距的不断缩短，在单芯片和多芯片组件中三维封装互连的使用，以及将集成电路与传感器、能量收集和生物医学器件集成的需求，要求封装材料具有低成本并
易于加工。

为支持晶圆级凸点加工，并可使用节距低于60μm凸点的低成本晶圆级芯片尺寸封装（WCSP），还需要突破一些技术挑战。

最后，面对汽车、便携式手持设备、消费和医疗电子等领域中快速发展的MEMS器件带来的特殊封装挑战，我们也要有所准备。

封装设计和建模
建模设计工具已经在电子系统开发中得到长期的使用，这包括用于预测基本性能，以保证性能的电学和热学模型。

借助热机械建模，可以验证是否满足制造可行性和可靠性的要求。

分析的目标是获得第一次试制时就达到预期性能的设计。

随着电子系统复杂性的增加以及设计周期的缩短，更多的注意力聚焦于如何将建模分析转换到设计工程开始时使用的协同设计工具之中，优化芯片的版图和架构并进行必要的拆分，以最低成本的付出获得最高的性能。

为实现全面的协同设计，需要突破现今商业化建模工具中存在的一些限制。

目前的工具从CAD数据库获得输入，通常需要进行繁杂的操作来构建用于物理特性计算的网格。

不同的工具使用不同IP的特定方法来划分网格，因而对于每种工具需要独立进行网格的重新划分。

重复的网格划分会浪费宝贵的设计时间，也会增加建模成本。

网格重新划分也限制了在这三种约束下进行多个参数折中分析的可行性。

图2. 复杂的芯片叠层和互连方案需要谨慎的机械和电学建模
未来的工具必须通过访问同一个CAD数据库，在所有这三个约束下进行迭代分析，不需要用户干预就可自动进行网格划分，并通过合适参数的成本-功能最小化来优化设计。

软件工具提供商要么考虑这些关键需求，要么去冒出局的风险（图2）。

电学建模的目标是精确地分析整个系统，包括从源芯片和封装体通过对应PCB板进入要接收的芯片内部。

不断增加的系统性能和结构复杂性，给电学建模提出了很大挑战。

在较高频率下，系统中较多的结构接近相当大比例的波长尺寸，将伴生有电磁干扰（EMI）的耦合风险。

所用传输线或波导器件数目的增加，使得时序分析更加关键，也要求将诸如介质层厚度和连线宽度等制造误差包含进去。

对于叠层芯片、叠层封装等三维封装以及穿透硅通孔（TSV）等互连技术，工程师必须考虑与芯片顶部和芯片底部结构的耦合。

为应对这些新出现的复杂性，业界需要新型求解算法和问题分割来突破目前在求解速度和问题规模方面的限制。

工程师使用热学建模来优化芯片、封装和系统的功率承载能力，确保在使用过程中芯片不
会超过结温限制。

热学问题通常是一个系统（甚至包括使用芯片的结构）问题，因为系统和结构是造成一个独立芯片热沉的原因。

必须考虑空气流动、系统内部构造、外部环境、临近组件位置以及其他一些因素，以准确预测系统工作温度。

三维封装将功率集中于更小体积之内，需要进行充分的测量来管理增加的功率密度，要在芯片热点分布的分辨率水平上进行分析。

在这种系统复杂性水平上，进行热学建模面临很大挑战，业界正进行广泛合作来为不同等级的域开发合适的集总模型和边界条件。

热机械分析主要为了确保电子组件最优的制造可行性和可靠性，同时也指导新型TSV技术的可靠性研究和片上介质层的材料选择。

系统设计则集中于冲击负荷和振动条件下如何提高可靠性。

MEMS也需要协同设计，需要在各种封装应力下调节器件性能。

最重要的是，工程师必须了解诸如热膨胀、模量、拉伸强度、粘性行为和疲劳行为等材料性能，来提供有效的可靠性预测。

不仅要在室温条件下获取粘性和疲劳特性，还需要在焊球回流温度和温度循环极限条件下获取。

互连
传统的互连选择包括在成本敏感的高性能应用中的引线键合和焊球倒装芯片。

随着电子产业更加转向消费类产品，即使对于高性能产品，成本也变得更加重要。

消费类产品所需的便携性也增加了尺寸的重要性，推动了引线键合以及焊球倒装芯片互连节距的降低，也为新型互连技术的发展提供了动力。

在某些情况下节距低于150μm，传统的焊料凸点倒装芯片互连已不能提供足够的可制造性或可靠性，除了尺寸最小的芯片外。

芯片与衬底的支起高度已经达到或低于凸点的半节距，影响了倒装芯片器件的可制造性和可靠性。

在一些临界值下，由于邻近凸点以及芯片与衬底表面构成的通道非常小，芯片下填充物流动的阻力超过了毛细管效应提供的动力。

图3. 图示铜柱拥有2.5:1的高宽比
实际应用中越来越多的采用带有焊料帽的铜柱来替代传统的焊球凸点，这种铜柱可提供与引线键合节距相同的倒装芯片方案。

与焊球互连不同，基于铜柱的互连可以拥有大于1:1的高度直径比。

对于给定的芯片节距，与焊球互连相比，铜柱之间以及芯片与衬底之间的间隙要大得多，从而可以获得更好的可制造性和可靠性。

增加支起高度带来的不利影响是芯片与衬底间共面容差的降低，因为减小的焊料高度只能容许更小的接合高度变化。

铜柱互连技术的研究仍处于高校研发阶段。

它的潜在好处包括：全铜结构（没有焊料或者金属间化合物）带来的较高的结构整体性，低于25μm的互连节距，以及因更高的高宽比（大于等于4:1）和互连强度而不需要进行底部填充。

铜柱通过电镀的方式在芯片和/或衬底上制作，接合工艺使用化学镀铜的方式填充铜柱间或铜柱与焊盘间的空隙（图3）。

它允许相对大的芯片和衬底间的共面容差。

材料
新材料推动不同的工艺相互作用，并改变互连、界面和可靠性等对应的物理特性。

举例来说，在键合中转而使用铜线将带来新的现象，必须进行相应研究和表征。

绿色材料的引入大大影响了引线框架封装的可制造性、成本以及可靠性。

其他的一些因素
包括，诸如汽车发动机腔体的高温环境，高电压（500-1000V）需求，用于高功率IC的高导电率芯片粘结材料，以及用于高电流承载的厚导体。

在引线框架、模塑混合物和互连线中使用的传统材料的替代品正在出现，这包括铝引线框架、无金丝互连，以及与超薄芯片一起使用的低成本注模技术。

对于大多数倒装芯片封装来说，底部填充需使用另一种关键材料。

目前的底部填充材料必须满足一些相互冲突的需求。

它们必须在填充过程中表现良好，必须在不断缩小的空隙间迅速流动，必须可以保护焊球连接和有效电路免受热机械应力的影响，还必须在多次暴露于高温高湿环境之后保持性能。

最新的底部填充材料使用尺寸分布较窄的亚微米填充物和多种添加剂，这些添加剂可以调节材料的粘性、模量、热膨胀系数（CTE）和玻璃转化温度（Tg），在保证使用超低k介质的有效电路叠层的低应力情况下成功增强新型硬质无铅焊料的性能。

在选择底部填充材料过程中，工程师们必须同时考虑在芯片粘结回流工艺中使用的助焊剂。

无铅焊料使用的助焊剂比铅锡焊料使用的助焊剂更加有效，后者通常引起比较讨厌的回流后助焊剂残留物。

这些残留物将与底部填充材料反应，形成性能不佳的混合物。

一种潜在的解决方法是使用可清洁的助焊剂并在施加底部填充材料之前去除掉残留物。

这一方法需要额外的设备和工艺步骤。

如果使用免清洗助焊剂，将会存在一些残留物，在助焊剂残留物存在的情况下，必须对对应底部填充材料的表现进行表征（图4）。

图4. 温度循环测试之后对应没有优化（上图）和最优化（下图）的助焊剂-底部填充材
料组合的剖面图。

窄节距凸点技术
部分游戏和无线领域使用或者正在考虑使用凸点节距低于60μm的倒装芯片封装，而标准的凸点节距为150μm。

逐渐被采用的潜在解决方案包括缩小凸点的尺寸或者使用顶部覆盖一层焊料的较厚的钉头（stud）来提供芯片与衬底间的支撑高度。

节距更密集的凸点以及提高电镀铜厚度的可能性为该领域材料和工艺的选择带来挑战和机遇。

对于通过电镀制作的凸点而言，首先面临的挑战是光刻胶材料的选择。

制作这种节距范围的凸点，需要进行受控电镀，而非快速扩散的电镀，需采用较厚的光刻胶，高宽比可能超过3:1。

采用正性和负性光刻胶都可以得到所需的厚度。

正性光刻胶具有易控制形状和去胶方便的优势，而负性光刻胶具有易控制曝光能量和显影时间的优势。

目前为止，选用的光刻胶已经可以将高宽比做到4:1，仅就图形的高宽比而言，已经得到了比预期更突出的能力。

在化学浸润高的高宽比结构方面，一些材料表现出较强的能力或挑战。

高高宽比光刻胶开口给电化学带来了浸润性的挑战。

而且，铜厚度的增加需要更高的电镀速度来保持产能。

然而，电镀结构的均匀性趋于与电镀速度相关，需要电镀技术的进一步发展来获得令人满意的结果。

小尺寸结构还影响工具和化学组分的选择。

在制作150μm或更大节距的凸点时，凸点结构为电镀工具和化学组分的选择保留了比较宽的工艺窗口。

批量工具和强腐蚀的化学品会引起凸点结构较大的侧向钻蚀，如果特征尺寸由80μm减小到30μm时，这种钻蚀会严重影响质量。

这些挑战可由使用单晶圆工具和反应不那么强烈的刻蚀化学品来解决。

更密集的凸点节距在大于60μm时，通过正确选择材料、工具和工艺优化可以获得重复性优异的高产能工艺。

对于电镀工艺来说，优化时需要覆盖光刻工具和材料、电镀化学浸润性和
电镀速度，以及去胶和刻蚀工具与工艺等方面。

WCSP
晶圆级芯片尺寸封装（WCSP）应用范
围在不断扩展并进入新的领域，而且根据引脚数目和器件类型细分市场。

无源器件、分立器件、RF和存储器件的份额不断提高，并开始进入逻辑IC和MEMS之中。

随着芯片
尺寸和引脚数目的增加，板级可靠性成为一大挑战。

在过去的十年间，低引脚数目的WCSP部分已经变得非常成熟，众多厂家使用不同尺寸的晶圆不断推出高产量应用，并不断扩展面向不同市场的产品空间。

随着基础设施建立的完成，并且也已经实现量产，下一个主要聚焦的方面是降低成本，这对于低引脚数目的器件来说尤为关键，同时对高数目引脚的器件来说也很重要，包括300mm晶圆。

较高引脚数目带来新的挑战，在一些因硅面积的限制导致扇入技术不能胜任的案例中，引入了扇出技术。

这些技术存在制造和成本挑战，一个例子是在一个较大承载衬底上放置芯片的精度问题。

扇出技术在系统级封装（SiP）中也存在应用潜力，而且可以是一个过渡性的方法，或者可以与诸如TSV叠层封装等替代性方案进行竞争。

简化现有结构可以实现成本节约，另一个节约的来源是与材料供应商合作开发下一代材料。

针对MEMS的特殊考虑
SiP技术已经开始集成MEMS器件，以及其他的一些逻辑和面向特定应用的电路。

MEMS应用覆盖了惯性/物理、RF、光学和生物医学等领域，而且这些应用要求使用不同种类的封装，比如开腔封装、过模封装、晶圆级封装和一些特殊类型的密闭封装。

这些微系统必须具备可以
在潮湿、盐渍、高温、有毒和其他恶劣环境中工作的能力（图5）。

图5. 扇出技术使用再分布层或者其他替代物，有可能与使用TSV的叠层封装进行竞争使用TSV的三维封装技术可以为MEMS器件与其他芯片的叠层提供解决方案。

TSV与晶圆级封装的结合可以获得更小的填充因子。

潜在的应用包括光学、微流体和电学开关器件等。

医疗、安防、汽车和环境应用是电子产业中出现的具备高增长潜力的领域。

大多数的这些应用需要将传感器或MEMS与IC作为系统的一部分。

独立系统通过使用电池或能量提取技术以很低的功率进行工作。

这类器件在个人医疗中的广泛应用将依赖于它们的效用、使用方便性以及价格。

在医疗器件方面，MEMS具有很多机会，这包括体外诊断、芯片上实验室以及药物供给等。

基于MEMS的微流体技术将是支撑这些应用的一项关键技术。

其他的一些机遇包括三轴加速度计、压力传感器、能量收集器以及用于听觉器件的硅微麦克风。

可植入器件同样需要特别的封装，以在人体内恶劣的环境下保持可靠的性能。

降低封装成本是MEMS器件面临的最大挑战，而这推动着更多的标准化和封装在填充因子方面通用性的发展。

其他的一些关键性挑战包括应力管理（特别是对于压力和惯性传感器）、避免污染杂质、组装位置偏差、压力控制以及密闭性等。

结论
先进封装在推动更高性能、更低功耗、更低成本和更小形状因子的产品上发挥着至关重要的作用。

在芯片-封装协同设计以及为满足各种可靠性要求而使用具成本效益的材料和工艺方面，还存在很多挑战。

为满足当前需求并使设备具备高产量大产能的能力，业界还需要在技术和制造方面进行众多的创新研究。

在能量效率、医疗护理、公共安全和更多领域，都需要创新的封装解决方案。