数据选择器及数据分频器

YY 01
D0
0
0
0
0
D1
0
0
1
0
D2
0
1
0
0
D3
0
1
1
0
D4
1
0
0
0
D5
1
0
1
0
D6
1
1
0
0
D7
1
1
1
0
D0
D0
D1
D1
D2
D2
D3
D3
D4
D4
D5
D5
D6
D6
D7
D7
10
3.4 数据选择器的应用
基本原理
数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。
19
4.6 数值比较器
4.6.1 1位数值比较器 4.6.2 4位数值比较器 4.6.3 数值比较器的位数扩展
20
用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。
1位数值比较器
设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的
真值表。
逻辑表达式
AB
00 01 10 11
STA=D，实现反码输出
Y0
数据输入端
Y1 Y2
数
D
STC 74LS138 Y3
据
1
STA
STB
Y4
输
Y5
Y6
出
Y7
地址输入端
A2 A1 A0
5
本节小结 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码 器。实际上译码器就是把一种代码转换为另一种代码的电路。 译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理 类似，设计方法也相同。 二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小 项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。
四位数值比较器CT74LS85功能表
比较输入
A2 B2 × ×
A2>B2 A2<B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2
A1 B1 × × × ×
A1>B1 A1<B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1
A0 B0 × × × × × ×
A0>B0 A0<B0 A0=B0 A0=B0 A0=B0
级联输入
I(A>B) I(A<B) I(A=B) ××× ××× ××× ××× ××× ××× ××× ××× 100 010 001
输出
Y(A>B)Y(A<B) Y(A=B) 100 010 100 010 100 010 100 010 100 010 001
22
23
比较器的级联 集成数值比较器
VCC A3 B2 A2 A1 B1 A0 B0
VDD A3 B3 Y(A>B) Y(A<B) B0 A0 B1
16 15 14 13 12 11 10 9 CT74LS85
12 3 4 5 6 7 8
16 15 14 13 12 11 10 9 CC14585
数据分配器的逻辑功能是将1个输入数据传送到多个输出端，具体传送到哪一个输 出端，是由一组选择控制信号确定。
数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制 译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。
数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几 根线实现多路数字信息的分时传送。
集成双4选1数据选择器 CC74HC153
VDD 2ST A0 2D3 2D2 2D1 2D0 2Y
16 15 14 13 12 11 10 9
输 入 输出
ST D A1 A0 Y 1× × × 0
CC74HC153 12345678
1ST A1 1D3 1D2 1D1 1D0 1Y Vss
0 D0 0 0 D0 0 D1 0 1 D1 0 D2 1 0 D2 0 D3 1 1 D3
选通控制端ST为低电平有效，即ST=0时芯片被选 中，处于工作状态；ST=1时芯片被禁止，Y=0。
8
3.3.5 8选1数据选择器
VDD D4 D5 D6 D7 A0 A1 A2
集成8选1数据 选择器
CC74HCT151
16 15 14 13 12 11 10 9 CC74HCT151
12345678
逻辑表达式
Y0 DA1 A0
Y1 DA1 A0
Y2 DA1 A0
Y3 DA1 A0
4
集成数据分配器
把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带 使能端的二进制译码器就是数据分配器。
由74LS138构成的1路-8路数据分配器
STB=D或STC=D，实现原
码输出；
16
例 用数据选择器实现函数：
L( A, B,C, D) m(0,3,4,5,9,10,11,12,13)
①选用8选1数据选择器CC74HCT151
②设A2=A、A1=B、A0=C
③求Di
D0=D
D2=1
D6=1
D4=D
AB
CD
00
01
11
10
00 1
1
1
0
01 0
1
1
1
11 1
0
0
1
10 0
3个变量，选用4选1数 据选择器。 1
确定数据选择器
2
确定地址变量
选用CC74HC153
2
CC74HC153有两个地 址变量。
A1=A、A0=B
12
3
求Di
3
（1）公式法
函数的标准与或表达式：
L ABC ABC AB m0C m1C m2 0 m3 1
4选1数据选择器输出信号的表达式：
0
0
1
D1=D D3=0 D7=0 D5=1 17
④画连线图
L Y CC74HCT151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 ST
DD10D110 ABC 0
18
本节小结
数据选择器是能够从来自不同地址的多路数字 信息中任意选出所需要的一路信息作为输出的组合 电路，至于选择哪一路数据输出，则完全由当时的 选择控制信号决定。
2 n 1
Y Dimi i0
因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利 用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需 的组合逻辑函数。
11
基本步骤
逻辑函数
n个地址变量的数据
选择器，不需要增
加门电路，最多可
1
实现n＋1个变量的 函数。
L ABC ABC AB
A'<B'
1
1
A'=B'
A'=B'
A>B A<B 0 A'>B' 0
A'<B' 1
A'=B'
A>B A<B 0 A'>B' 0
A'<B' 1
A'=B'
A15 B15
A12 B12 A11 B11
A8 B8
A7 B7
A4 B4
A3 B3
A0 B0
26
本节小结
在各种数字系统尤其是在计算机中，经常需要 对两个二进制数进行大小判别，然后根据判别结果 转向执行某种操作。用来完成两个二进制数的大小 比较的逻辑电路称为数值比较器，简称比较器。在 数字电路中，数值比较器的输入是要进行比较的两 个二进制数，输出是比较的结果。
CMOS电路：各级的级联输入端I(A>B)必须预置为1 ，最低4位的级联输入端I(A<B)和I(A=B)
须预置为0、1。
25
并联扩展
A>B A<B A=B
A'>B'
0
A'<B'
0
A'=B'
1
A3 B3 A2 B2 A1 B1 A0 B0
A>B A<B
A>B A<B 0
0
A'>B'
A'>B'
0
0
A'<B'
Y8 Y9 Y10Y11 Y12Y13 Y14 Y15
译码输出
4 线-16 线译码器
3
3.3.5 1路-4路数据分配器
将1个输入数
据传送到多
输
真值表
入
个输出端
地
数
输入
输出
据
A1 A0 Y0 Y1 Y2 Y3
址 变 量
0 0D000
D 0 10D00 1 000D0 1 1000D
由地址码决定 将输入数据Ｄ 送给哪１路输 出。
较 输
Y（A<B） （I A<B） Y（A<B） （I A<B） Y（A<B） （I A<B） 0
出
Y（A=B） （I A=B） Y（A=B） （I A=B） Y（A=B） （I A=B） 1
A11 B11 … A8 B8 A7 B7 …
A4 B4 A3 B3 …
A0 B0
TTL电路：最低4位的级联输入端I（A>B）、 I（A<B）和I（A=B） 分别预置 为0、0、1。
1、用3线—8线译码器实现一位全加器
①根据逻辑功能写出输出逻辑函数表达式，并变换为与 非-与非形式。
Si ( Ai , Bi ,Ci1) m(1,2,4,7) m1m2m4m7
Ci ( Ai , Bi ,Ci1) m(3,5,6,7) m3m5m6m7
②设A2=Ai，A1=Bi，A0=Ci-1
6
4.5 数据选择器
3.3.5 4选1数据选择器
从多路输入数据 中选择一路输出
输
真值表
地
入
址
输 入 输出
数 据
D A1 A0 Y D0 0 0 D0
变 量
D1 0 1 D1 D2 1 0 D2 D3 1 1 D3
由地址码决定 从４路输入中 选择哪１路输 出。
逻辑表达式
3
Y D0 A1A0 D1A1A0 D2 A1A 0 D3 A1A0 Dimi 7 i0
利用集成数值比较器的级联输入端，很容易构 成更多位数的数值比较器。数值比较器的扩展方式 有串联和并联两种。扩展时需注意TTL电路与CMOS 电路在连接方式上的区别。
27
4.7 组合电路中的竞争冒险
1、产生竞争冒险的原因
在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号， 使电路产生错误的输出，这种现象称为竞争冒险。
设a2aia1bia0ci13线8线译码器74ls138的级联扩展3351路4路数据分配器由地址码决定将输入数据d送给哪1路输真值表逻辑表达式将1个输入数据传送到多个输出端集成数据分配器把二进制译码器的使能端作为数据输入端二进制代码输入端作为地址码输入端则带使能端的二进制译码器就是数据分配器
3.3.2 译码器的应用
Y m0D0 m1D1 m2D2 m3D3
比较L和Y，得： D0 C、D1 C 、D2 0、D3 1
13
4
画连线图
4
L
Y
1 2
CC74HC153
D0 D1 D2 D3 A1 A0 ST
CC01 AB0
14
求Di的 方法
（2）真值表法
mi
ABC
L
000
0
m0
001
1
010
1
m1
011
Si ( Ai , Bi , Ci1) Y 1Y 2Y 4Y 7 Ci ( Ai , Bi , Ci1) Y 3Y 5Y 6Y 7
1
③画出用二进制译码器和与非门实现这些函数的接线 图。
Ci-1A1
Y1
Ai
A2
Y2
74LS138
Y3 Y4
1
STA
Y5
STB
Y6
STC
Y7
&
Si
&
Ci
2
0
100
0
m2
101
0
110
1
m3
111
1
C=０时L=０， 故D0=C
C=0时Ｌ＝1 故D1=C
L=0，故 D2=0
L=1，故 D3=1
15
求Di的 方法
（3）卡诺图法
AB 00 01 11 10 C
00 1 1 0 11 0 1 0
D0
D1
D3
D2
D0 C、D1 C 、D2 0、D3 1
L1(A>B) L2(A<B) L3(A=B)
0
0
1
0
1
0
1
0
0
0
0
1
LL12
AB AB
L3 AB AB AB AB
逻A
1
&
L1(A>B)
辑
≥1
L3(A=B)
图B
1
&
L2(A<B)
21
4位数值比较器
A3 B3 A3>B3 A3<B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3
数据选择器具有标准与或表达式的形式，提供 了地址变量的全部最小项，并且一般情况下，Di可 以当作一个变量处理。因为任何组合逻辑函数总可 以用最小项之和的标准形式构成。所以，利用数据
选择器的输入Di来选择地址变量组成的最小项mi，
可以实现任何所需的组合逻辑函数。
用数据选择器实现组合逻辑函数的步骤：选用 数据选择器→确定地址变量→求Di→画连线图。
D3 D2 D1 D0 Y Y ST Vss
7
Y D0 A2 A1A0 D1A2 A1A0 D7 A2 A1A0 Dimi
i0
7
Y D0 A2 A1A0 D1A2 A1A0 D7 A2 A1A0 Dimi
i0
9
CC74HCT151的真值表
输
入
输出
D
A2
A1 A0
ST
×××× 1
产生竞争冒险的原因：主要是门电路的延迟时间产生的。
A
A A Y1
1型冒险
1
&
Y1 A
(a) Y1 AA 0
12 3 4 5 6 7 8
B3 I(A<B) I(A=B) I(A>B)Y(A>B)Y(A=B)Y(A<B) GND (a) TTL 数值比较器引脚图
B2 A2 Y(A=B) I(A>B) I(A<B) I(A=B) A1 VSS (b) CMOS 数值比较器引脚图
24
串联扩展
比
Y（A>B） （I A>B） Y（A>B） （I A>B） Y（A>B） （I A>B） 0