1000548810

固科学教育家2008年．6,E l第6期学术性实践性理论性251基于1394a的高速图像处理系统的硬件设计与实现
熊炜吴凭天胡科开
(武汉大学电子信息学院湖北武汉43000)
【摘要】随着视频应用的发展，对图像处理技术的速度要求越来越高．本文设计了一套高速图像处理系统的可实行方案。

为满足高速要求，采用1394高速数据接口作为图像输入，数据经过T M S320D M642处理后再由以太网接口输出。

为加强系统的扩展功能，使用FPG A进行控制。

本文概述了该方案的硬件实现。

【关键字】图像处理；1394TM S320D M642
1引言
随着现代信息技术的快速发展，视频应用越来越多，尤其是在图像通信、视频监控、流媒体、数字电视等领域，其中许多设备都是基于多媒体处理器(D SP)实现的。

本文主要讨论基于TM S320D M642处理平台实现对视频图像的处理。

T M S320D M642是TI公司新一代高性能视频处理芯片，具有4800M I P S的运算性能和丰富的外围接口(多通道视频口、以太网口等)，其处理器结构经过了特别优化设计，且提供了丰富的多媒体处理指令集。

本系统采用1394高速数据接口作为图像输入，数据经D M642压缩处理后由以太网接口输出。

本文概述了该方案的硬件实现．
2本论文研究目标和主要内容
本文的研究目标是：
1．基于T M S320D M642处理平台实现对高速视频图像的处理；
2．采用1394高速数据接口作为图像输入，实现30帧／秒的传输速率；
3．实现数据经D M642压缩处理后由以太网接口输出．
本文的主要内容是介绍高速网络视频服务器的关键技术，详细介绍了该方案的硬件实现。

本文首先介绍了本系统1394输入接口的设计以及一些相关知识，这也是系统实现高速视频处理的关键技术之一。

重点介绍了为达到实时性所采取的各种优化策略，如使用E D M A的数据调度策略，利用D M A在片外存储器和片上存储器之间拷贝数据。

通过合理配置片上内存和L2缓存，同时把调用频率高的数据和函数段放在片上内存。

通过使用这些方法对算法进行优化，从而实现高速的图像采集、编码和传输，突出高速网络摄像机的技术优势。

3系统硬件设计方案
3．1高频网络视频服务器的系统框图。

针对T M S320D M642定点D SP芯片的硬件结构特点，本文详细介绍了一套运行于D M642之上的实时视频采集一压缩编码一网络传输的可行方案。

本方案设计以1394接口作为输入，经过1394物理层(PH Y)和链路层(L L C)对1394数据进行解码，其中F P G A用于完成1394到D S P的数据通信。

D S P对传入的高速图像数据压缩处理后，从以太网接口输出。

3．21394接口部分的设计。

随着数码产品的快速发展和数字压缩技术的应用，对于高速图像处理的需求越来越多，速度要求的指标也越来越高。

作为多媒体信息中重要的组成部分，视频信息相对于文本、数据和语音信息，它巨大的数据量似的未经压缩的数字视频几乎没有实用价值。

摄像机的拍摄速度为每秒30帧，它的数据量庞大。

FI R E W I R E(I EE E1394)是目前唯一支持数字摄录机的总线，也是一种目前为止最快的高速串行总线，本系统选用1394接口作为输入部分。

本节就对1394接口部分的设计和1394接口的相关知识做以详细的说明。

3．3FPG A部分的设计。

在本系统中，FPG A主要用于协调1394链路层和图像处理器D s P之间的工作时序。

D S P对1394模块的所有访问与控制都是通过FPG A实现的。

在FP—G A中，根据1394链路层的控制信号和数据输出信号生成相应的符合D SP的数据接口时序，这样D SP只需要访问一个异步外设和一个FI FO就可以完成和1394的数据通信。

这样做不但便了D SP的控制，更增加了传输的速率，提高了整个系统的工作效率。

本系统采用了A L TE R A公司的C yc l one E PI C6Q240C8，E PI C6具有5980个逻辑单元，内部集成20个R A M块，总共92160bi t的内部R A M，两个锁相环(PL L)，185个用户可配置的I／0管脚。

可使用A her a的N i os软核和丰富的I P库，快速实现完整的可编程单芯片系统(SO PC)。

FPG A主要由三个模块组成：
(1)时钟模块：FPG A的时钟由外部的25M H z有源晶振提供，经过FPG A内部的数字锁相环倍频以后，产生两个新的时钟信号。

(2)D SP的1394异步读写控制器：其主要功能是实现D SP 对1394高速照相机的异步通信。

(3)1394等时数据传输模块：这个模块主要用来完成1394等时数据(图像数据)与D SP的传输。

3．4D SP处理平台的设计。

T M S320D M642是德州仪器(T I)公司于2003年1月推出的一款专门面向多媒体处理领域应用的处理器，是构成多媒体通信系统的良好平台。

3．4。

1时钟部分。

D M642的主时钟是由外部50M H z有源晶振提供的，经内部PL L倍频到600M H z工作主频，S D R A M 的同步时钟由FPG A提供(125M H z)。

3．4．2E M I F部分。

D M642外部扩展两片SD R A M，映射到D M642的C E0空间中的32M字节：0X80000000—0X82000000。

两片SD R A M均为M T48LC4M3282—7，规格为：1M X32X4B A N K S(A0一A11为行地址，A0一A7是列地址)共16M字节，最高工作频率可达143M H z。

两片SD R A M 共用地址线，A0一A11对应T EA3一TE A l4，B A o、B A l对应T E A l5、T EA l6。

其中一片为高32位，另一片为低32位，两片共同组成64位数据线。

3．4．5以太网接口部分的设计．D M642的以太网控制器(即E M A C)属于数据链路层，因此需外接物理层芯片才能进行网络通信。

这里采用I nt el公司的L X T971A芯片作为网络物理层收发器(PH Y)。

通过编程，L X T971可实现全双工的10M，100M 和10M／100M自适应三种模式，提供100B A SE—TX(I EE E 802．3u)，10B A SE—T(I E E E802．3I)和100B A SE—FX三种接入方式。

在本文中主要实现物理层的编码和解码，并利用其对10M／100M以太网的自适应功能。

由于L X T971支持I E E E802．3标准，提供M I I(M edi a In—depe n dent
I nt er f ace)接口，可以支持M A C，而D M642内部集成了以太网媒体存取控制器，所以L X T971可以和D M642实现无缝连接。

从D M642传输过来的数据通过L X T971转换为以太网物理层能接收的数据后，通过双绞线接口经由一个X Fm r M odul e (芯片型号为S558—5999一T7，为隔离变压器，也是一个配套的滤波磁性元件)之后，再接PJ--45头传输到因特网．
4总结
经过分析总结，本系统关键的设计与创新点如下：
(1)I E E E l394火线的选用，尽管选用I E E El394带来了成本的提高，但1394极佳的稳定性保证了系统在工作环境不理想的状态下仍然能够稳定的进行数据的高速传输。

(2)采用T M S320D M642作为系统核心，包括了整个系统的控制和运算部分。

FPG A的使用，可用于今后系统的扩展。

因为FPG A适用于重复性高，算法不复杂的运算，因此，可以在数据进入D SP之前进行一些预处理，进一步提高图像的质量。

(3)采用以太网作为输出，使系统具有了远距离传输的能力，增强了系统应用的适应性和灵活性。

收稿日期：2008—6一14。