高分辨力TDICCD高速视频处理技术

高分辨力TDICCD高速视频处理技术
宁永慧;石俊霞
【摘要】In order to get the performances of the high-speed video processer in TDICCD mosaic system with high resolution, analyzed the control methods of the video processor parameters and the noise types and their reduction methods in high resolution TDICCD system, and designed an intelligent method of controlling to LM98640 based on FPGA. The functions of time-stretching quantization and sampling adjustment with high resolution were implemented, the noise level of the TDICCD imaging electronics system was decreased, and the SNR of the system was improved. By experiments comparison and analyzing of the image indexes, it is proved that the TDICCD image processing system based on LM98640 could satisfy higher specifications besides of increasing the pixel processing velocity and the image resolutions, and the final SNR of the system could be achieved at 47.4 dB.%为了获得高分辨力TDICCD成像系统中高速视频处理器芯片的性能指标和成像效果，分析了成像系统视频处理器的参数设置、系统噪声类型和处理方法，设计了基于 FPGA 的 LM98640芯片智能控制功能，实现了高分辨力TDICCD视频信号的分时采样量化和精确采样调节控制功能，降低了TDICCD相机电子学系统的噪声水平，提高了信噪比指标。

经实验对比分析，基于LM98640的TDICCD视频信号处理系统，能有效提高像元处理速度和
图像数据精度，成像系统输出图像信噪比可达到47.4 dB。

【期刊名称】《光电工程》
【年(卷),期】2015(000)012
【总页数】7页(P82-88)
【关键词】LM98640;相关双采样;低噪声;视频处理控制;TDICCD
【作者】宁永慧;石俊霞
【作者单位】中国科学院长春光学精密机械与物理研究所，长春 130031;中国科学院长春光学精密机械与物理研究所，长春 130031
【正文语种】中文
【中图分类】V448.21;TN702
0 引言
随着时间延迟积分CCD(TDICCD)在高分辨力、宽幅相机成像系统中的应用，高速视频图像采集技术也成为电子学系统设计的主要方向之一。

因此，选择一款高性能的视频处理器芯片是实现高速视频信号处理的首要问题，同时还需要在电路设计、信号采集和处理等方面寻求突破，达到系统运行速度和成像性能的匹配。

目前，高速视频处理器芯片的集成度较高，从而降低了设计师的开发难度，因此，在进行高速成像系统设计时，设计重点主要是实现高速、多通道一致性、低功耗、低噪声、精确的数字调整等功能。

随着高分辨力TDICCD成像系统图像精度的增加，高速视频处理芯片的量化位数可达到14 bits甚至更高，这就要求成像系统具有更好的信噪比，更快的处理速度和更精确的采样时序；由于TDICCD在较高的积分级数下成像时，可以获得较好的暗场景物和成像均匀性指标，因此要求电路系统在进行TDICCD信号处理时，对信号的量化精度、不同视频处理器间的量化一致性、同一视频处理器像元间量化一致性、暗电平扣除一致性等指标要求较高，并
且要求通道增益、偏置电平等参数具有精确调整能力，因此，需要选择高性能视频处理芯片。

在实现视频信号采样时，基于时间延迟的概念[1-2]也被引入到视频处理器中。

将输入的视频信号进行时间分离，利用两路或多路AD进行分时采样量化，最后将量化结果相继输出，可以有效的提高视频处理器的工作频率。

这种分时操作，大大增加了信号AD量化的时间，保证了结果的准确性。

在常见的高速视频处理器中，LM98640就是基于分时采样量化的原理[1]，提高了信号处理速度。

在芯片内部，通过时间分离，将视频信号输入到两路AD量化系统中，提高信号处理速度的同时，也提高了成像系统的信噪比，是高速高分辨系统中的较好的视频处理芯片。

高分辨力TDICCD成像系统要求更高的量化位数(12 bits以上)，更快的信号处理速度(>20 MSPS)，更精确的采样位置控制(纳秒级)和增益偏置参数调整能力。

本文通过对比LM98640和TDA9965两款芯片，着重阐述LM98640的性能和设计方法，以及在高速TDICCD成像系统中的应用，并在基于FPGA的视频处理系统中，实现了对LM98640的智能控制设计。

1 TDICCD成像系统视频处理技术
TDICCD输出的视频信号，经过交流耦合、前置放大器、信号相关双采样(CDS)、电平信号放大、AD量化后，形成数字量输出至数据处理单元(如FPGA)，进行数据处理和整合。

一般来讲，相关双采样、信号放大、AD量化均集成在视频处理器中，降低系统的噪声水平。

TDICCD输出信号处理过程如图1所示。

1.1 TDICCD成像系统噪声类型及处理方法
TDICCD成像系统的噪声类型[3-8]主要分为以下几种。

1.1.1 散粒噪声
散粒噪声包括暗电流散粒噪声和光子散粒噪声两类。

暗电流散粒噪声是由于半导体
内部的热运动，产生了载流子；载流子在填充势阱过程中，由于驱动脉冲的作用，在输出端形成暗电流。

由于热运动而形成的载流子具有随机特性，因此，暗电流散粒噪声没有较好的补偿方法。

光子散粒噪声与像元的入射光子数有关。

单一像元的入射光子数，在给定时间内服从泊松分布。

散粒噪声降低了成像系统的信噪比，不能通过电路或图像进行抑制和补偿，同时也决定了器件的极限噪声水平。

在TDICCD成像系统中，当积分级数为M时，信号电荷量提高M倍，噪声提高
M1/2。

积分级数M的提高，有利于提高信噪比指标，因此，需要视频处理电路
具有良好的噪声特性。

1.1.2 读出噪声
读出噪声主要包括复位(开关)噪声和输出放大器噪声。

复位噪声由晶体管充放电产生。

由于信号电荷检测之前，需要将晶体管电源电压复位，以恢复基准电压，因此，带来了复位噪声。

输出放大器噪声主要是指低频白噪声，与低频放大器带宽有关。

通过CDS补偿，可以有效抑制读出噪声和放大器噪声。

1.1.3 固定图形噪声
固定图形噪声包括暗电流噪声、像元响应非均匀性、转移噪声等。

暗电流噪声是TDICCD的固有噪声，与暗电流密度、积分时间、像元面积的平方根成正比。

通过降低TDICCD的工作温度，可以有效控制暗电流密度，从而得到相对固定的暗场
噪声。

因此，可以通过图像处理，实现像元级暗场噪声补偿，完成暗电流校正。

TDICCD的像元响应存在的不均匀特性，主要是由CCD材料本身的质量和制造工艺的差异导致的，也可以通过图像处理的方式补偿。

此外，TDICCD的转移噪声也可以定义为一种固定图形噪声：当TDICCD的电荷包开始行信号转移时，每次转
移均会存在部分电荷残留，这种残留可能是电路设计缺陷引起，或系统干扰导致，或是器件本身的性能存在问题，因此具有随机特性。

转移噪声分为自由电荷转移损失和陷阱损失两类，前者与信号电荷包有关，后者与CCD材料有关。

1.1.4 LM98640的信号处理方法
为了降低TDICCD成像系统的噪声水平，一般采用CDS信号处理模式。

常用的视频处理器均集成了CDS工作模式[3-8]。

其中，LM98640由于功能完善，数字可控等优点，被广泛应用于视频信号处理中。

LM98640量化精度是14 bits，双通道输入，可以实现5 MHz~40 MHz视频信号采样量化处理，具有功耗可调、增益偏置可调、采样模式可调、采样位置可调等功能；可以输出自校图形，用于芯片和系统功能的验证。

此外，LM98640具有极低的噪声性能，典型条件下信噪比最低可达67.4 dB，在0 dB增益下的最大信噪比为79 dB；可直接输出LVDS差分信号，更好地实现了噪声免疫。

在CDS模式下，LM98640为每路输入通道设置了两路处理通道进行采样，即第一个像元从奇通道采样，第二个像元从偶通道采样，并在采样结束后，形成“奇-偶-奇-偶……”的像元序列进入后处理环节。

在数据输出的同时，输出像元采样通道标识信号”TXFRM”。

如果在后续图像数据处理时，需要增加对两路处理通道的差异调整功能，则TXFRM可以作为像元标识信号。

这种处理结构实现了分时模式下，信号AD采样量化的交替工作，从而提高了视频处理器的处理速度和处理精度，提高数据吞吐量。

LM98640单路信号的处理过程如图2所示。

1.2 相关双采样(CDS)技术指标分析
CDS是采样保持电路的一种常见形式[4-7]，等价于“采样-采样-相减”：即通过2个高速的“采样保持器”和1个“差分放大器”，完成信号的采样过程。

第1个“采样保持器”用于采集信号的偏置信息，第2个“采样保持器”用于采集信号的“偏置+视频信号值”，“差分放大器”对2个信号的差值(视频信号值)进行放大。

其中，“相关”是指2次采样的间隔要很小，以保证采样过程中偏置电平的稳定性。

相关双采样的采样位置如图3所示。

CCD采用电平采样模式，SHP用于采集偏置电平，SHD则采集信号电平。

CDS是提高视频处理器性能的主要技术之一。

影响CDS精度的因素主要包括：CDS工作频率、采样位置精度、钳位电平稳定性。

高分辨力TDICCD成像系统设计，要求视频处理器的处理速度和处理精度满足成像要求，同时电路系统具有良好的稳定性，因此，选用LM98640作为视频处理芯片。

LM98640采用了时间延迟方法，将输入的视频信号分成两路，降低了芯片实际的工作频率和处理速度；通过内部寄存器的程序控制，可以实现1/64像元周期的采样间隔的精确调节，以及
0.1 V的钳位电平调整精度。

此外，钳位电平的采样位置也可以实现指令控制，实现脉冲式钳位和电平式钳位两重模式，得到精确的钳位电平。

通过对比LM98640和TDA9965的性能指标，可以看到LM98640在同类芯片中优越的性能和竞争力，如表1所示。

2 LM98640的软件控制方法
LM98640的所有功能，均可以通过串行加载的方式实现功能及性能参数配置，该芯片的功能及参数配置方法简要介绍如下。

2.1 CDS模式设置
CDS模式设置如下：首先，设置LM98640的64个寄存器为默认值；然后，禁止“采样-保持模式寄存器”的有效位，并使能“CDS模式寄存器”的有效位；最后，设置“钳位采样寄存器”。

LM98640可以实现2路视频信号的采样处理，通过设置一组“采样位置控制参数”即可完成。

这组参数对两路处理通道均有效，通过“采样启停寄存器”和“钳位启停寄存器”完成设置。

设置参数时，要根据处理系统的延时特性进行调整，以实现参数准确配置。

芯片内部估算的延时时间为：，为输入时钟周期。

2.2 增益、偏置、钳位电平参数设置
CDS模式下设置钳位电平，可以保证输入的CCD信号电压在LM98640允许的电压范围内。

设置过程如下：首先，通过VLAP寄存器设置钳位电压值；然后，使
能CLPIN寄存器的钳位bit位；最后，在CCD暗像元输出期间，由FPGA输出钳位电压控制信号。

LM98640的增益、偏置参数均为2级设置结构。

增益设置分为CDS寄存器设置和PGA寄存器设置。

CDS增益对两路输入通道均有效；PGA增益对应每路输入通道可单独设置。

偏置设置分为粗调方式和细调方式，需要独立配置。

随着增益的变化，偏置设置的范围和精度也会不同。

LM98640的增益、偏置参数配置过程如下：首先，在主寄存器中使能增益和偏置调节；然后，设置每个通道的PGA、CDAC、FDAC寄存器；参数为带符号位的二进制码。

2.3 输出单元设置
LM98640可设置双通道或4通道输出，输出的差分数据非线性度为(±0.5~±2) LSB。

由于每路输入通道设置了两路量化通道，在AD量化后，量化值会存在本底差异。

因此，芯片设置了采样通道标识，便于在数据处理时，利用FPGA实现数字量化值调整。

在设置双通道输出时，可同时设置芯片的节电模式。

输出时钟只在数据输出时存在，为间歇型时钟。

2.4 输出图形设置
LM98640提供7种自校图形，用于图像处理软件和芯片功能的自检和验证。

设置过程如下：首先，使能“测试扫描控制寄存器”中的测试标识位；然后，设置图形的开始位置和图形宽度，从而形成条状自校图形输出。

最后，设置“图形控制寄存器”，选择图形种类。

在改变图形种类前，首先要关闭“图形控制寄存器”，然后设置参数；自校图形会在参数设置完成后的下一行输出。

2.5 功耗控制和下电控制
系统功耗设计是系统设计阶段必须考虑的问题。

LM98640设置了独有的功耗控制
功能。

首先，通过设置“PGA和ADC功率衰减寄存器”，可降低两个输入通道的工作电流，并且在不同的工作频率下，可以设置不同的参数值。

其中，ADC寄存器主要用于设置放大器的工作状态，即上电/下电状态，默认为上电状态。

其次，通过设置“下电控制寄存器”，实现芯片的单通道工作模式，双通道下电模式等。

下电模式具有最高的优先级，在此模式下，通道的偏置电路、增益电路、放大电路均不工作。

2.6 串行指令的读写时序设计
在设计串行加载时序时，LM98640的串行加载时钟频率要低于输入时钟，且低于20 MHz，同时保证输入时钟的常输出状态。

当串行门控信号(/SEN)无效时，串行数据端口为高阻态，因此，可实现串行数据的高扇出功能。

芯片在/SEN有效后的第一个时钟采集SDI端口指令数据，并在/SEN上升沿到来时，执行该指令；SDO 输出前一次操作的寄存器参数值。

读写指令均采用16 bits数据格式，包括读写标识(1 bit)、设备标识(1 bit)、地址标识(6 bits)、参数码(8 bits)。

3 LM98640的程序实现
在TDICCD成像处理系统中，LM98640的控制时序和数据采样是在FPGA的控制下进行的。

通过模块化设计及调用，完成芯片功能参数的串行配置。

基于FPGA 的时序控制结构如图4所示。

首先，程序执行上电后参数初始化。

在FPGA的RAM中存储了LM98640的初始化参数，调用读写和发送模块，实现工作参数的串行写入；通过“输出模式控制指令”，保证在初始化芯片期间，禁止任何串行读写操作指令；可以读入SDO端口数据，验证参数的准确性，并返回芯片初始化参数值。

初始化结束后，等待串行指令输入。

根据串行指令内容，设置实际的工作参数，并返回设置类型遥测状态。

其中，CDS采样位置需要根据实际电路延时和信号波形进行微调。

最后，根据图像数据的输出方式和数据格式，采集图像。

LVDS差分数据可通过IBUFDS原语直接输入至FPGA，并在FPGA内部完成数据的并串转换。

由于数据的随路时钟不是常输出状态，因此，FPGA内部不能采用流水线设计方式，否则，会导致图像数据的最后1 bit丢失。

此外，通过FPGA的内部RAM控制，实现异步时钟的数据采样处理，可以提高系统的可靠性。

LM98640输出数据的采集时序如图5所示。

为了增加数据采集的可靠性，通过判断txfrm标识信号的长度，启动数据采集过程：当txfrm长度不足2个输出时钟时，丢弃当前数据；当txfrm长度超过3个输出时钟时，设置错误标识，并设定
像元数据为全零。

经过试验验证，FPGA软件在使用过程中不存在数据错误现象。

计数器控制流程图如图6所示。

AD量化在2路量化通道间会产生量化差异，因此，需要通过判断txfrm的长度，对相应通道的数据进行数字量修正。

在本设计的实验验证阶段，两路通道的码制差异为2 LSB~3 LSB。

因此，通过数字量修正，在偶通道输出数据中，增加2个
DN值的修正量。

4 软件功能仿真验证与实验
FPGA软件通过Modelsim仿真，正确实现了LM98640的视频信号处理功能。

通过RS485串行通讯控制，可以精确调整图像数据的CDS采样位置，完成增益、偏置的设置和调整，实现LM98640上电初始化等功能。

通过实验室成像实验验证，该处理结构和实现形式能够实现LM98640的功能设置，实际的TDICCD成像系统也获得了良好了图像性能指标。

在典型光照条件下，系
统输出图像的信噪比(SNR)达到47.4 dB，满足了设计指标；通过数字图像实时补
偿操作，图像的非均匀性控制在3%以内。

在CDS模式下，实验室得出的
LM98640采样位置调整的测试波形如图7所示。

LM98640精确的CDS采样位置调整，降低了TDICCD成像系统输出图像的噪声
水平；双通道输入结构，降低了视频处理器的数量，简化了印制板布局布线难度；其差分数据输出模式，降低了信号串扰，提高了图像数据的稳定性和可靠性。

通过双通道量化差异的数字量补偿，保证了输出图像的均匀性指标没有受到影响，证明了这种分时采样量化模式完全可以应用在高速成像系统中。

5 结论
LM98640是一款高速、高性能视频处理芯片，通过RS485串行指令控制，即可实现芯片的预设功能。

与其它视频处理芯片相比，LM98640在处理速度、精度、功耗及其他性能方面具有很大优势，是高速视频信号处理的主流芯片。

由于芯片控制流操作模式简单，易于FPGA内部模块化设计，因此不会带来系统软件资源利用率和功耗的增加。

利用FPGA实现芯片控制，并进行图像采集实验，获得了良好的图像性能指标和成像效果。

实验表明，对于高速高分辨力TDICCD系统，该芯片在系统信噪比、采样精度调节等方面均满足高分辨力TDICCD成像系统的成像需求。

[1] LM98640 Dual Channel，14bit，40MSPS Analog Front End with LVDS output [OL]. TI Incorporated，2012，July-02.
[2] Tiago M F Alves，Adolfo V T Cartaxo. SNR approach for performance evaluation of time-stretching photonic analogue to digital converter system [J]. Optics Express(S1094-4087)，2011，19(2)：1493-1500.
[3] 侯新梅，李自田，胡炳樑. AD9822及其在面阵CCD系统中的应用[J]. 现代电子技术，2010，33(20)：191-193.
HOU Xinmei，LI Zitian，HU Bingliang. AD9822 and its application in planar array CCD system [J]. Modern Electronics technology，2010，33(20)：191-193.
[4] 佟首峰，刘金国，阮锦. CCD视频信号处理电路应用分析[J]. 激光与红外，
2000，20(6)：373-375.
TONG Shoufeng，LIU Jinguo，RUAN Jin. An analysis of CCD analog signal processing [J]. Laser & Infrared，2000，20(6)：373-375.
[5] 魏伟，刘恩海，郑中印. CCD相机视频处理电路设计[J]. 光电工程，2012，39(6)：144-150.
WEI Wei，LIU Enhai，ZHENG Zhongyin. Video signal processing circuit design of CCD camera [J]. Opto-Electronic Engineering，2012，39(6)：144-150.
[6] 刘国媛，李露瑶，张伯珩. CDS器件在TDICCD视频信号处理中的应用[J]. 光子学报，2000，29(1)：82-85.
LIU Guoyuan，LI Luyao，ZHANG Boheng. The application of device CDS in dealing with the video signal [J]. Acta Photonica Sinica，2000，29(1)：82-85.
[7] 陈向宁，赵杰，陈颖. TDA9965在面阵CCD相机视频信号处理中的应用 [J]. 测绘科学技术学报，2010，27(1)：4-8.
CHEN Xiangning，ZHAO Jie，CHEN Ying. Application of TDA9965 in area CCD camera video signal processing [J]. Journal of Geo-matics Science and Technology，2010，27(1)：4-8.
[8] 郝贤鹏，任建岳. TDICCD 相机的低噪声视频处理技术[J]. 光学精密工程，2008，16(10)：1869-1873.
HAO Xianpeng， REN Jianyue. Low noise video processing technique for TDICCD camera [J]. Optics and Precision Engineering，2008，16(10)：1869-1873.
[9] 白喆，张伯珩，边川平. 基于TDA8783 的CCD 视频信号处理技术 [J]. 电子器
件，2009，32(2)：274-276.
BAI Zhe，ZHANG Boheng，BIAN Chuanping. Technology of CCD video signal processing based on TDA8783 [J]. Chinese Journal of Electron Devices，2009，32(2)：274-276.。