器件设计技术

上表所示是典型CMOS门阵列工艺的特征尺寸减小的发展 历史。从表中可以看到，每隔两三年新的制造技术就会取 代以前的技术，并且最小特征长度的收缩因子S每一代都大 约是1.2到1.5。
典型MOSFET按收缩因子S的比例变化
所有的三维尺寸都按同一收缩因子Ｓ按比例收缩。上图是关键尺寸减小 以及掺杂浓度相应增大的典型MOSFET。 所有的尺寸按因子S＞１缩小使得晶体管占用的面积按因子S2减小。
L 为栅的长度 ຫໍສະໝຸດ IDSQc


o
ox

VGS
Vt

VDS 2
WL
2
oox
L tox
t V ox n DS
n

W L
VGS
Vt

VDS 2
VDS
令：Eps=(Eps0 Epsox)/tox 单位面积栅电容
K= Eps n
7 反相器直流特性
NMOS管：Vtn>0 增强型 Vtn<0 耗尽型 PMOS管： Vtp<0 增强型 Vtp>0 耗尽型
按负载元件：电阻负载、增强负载、耗尽负载和互补负载。
按负载元件和驱动元件之间的关系：有比反相器和无比反 相器。
全收缩 （恒场强等比例收缩）
在这种收缩方式下MOSFET内部电场强度保持不 变，而各尺寸按因子S缩小。为了实现这个目的， 所有电位必须以同一收缩因子按比例减小。 电位的缩小也会影响阈值电压VTO。最后，为了 保持场强不变，描述电荷密度与电场关系的泊松 方程要求电荷密度必须按因子S增大。
全收缩 （恒场强等比例收缩）
工艺因子
β n=K(W/L) 导电因子
则：Ids=β n[(Vgs-Vt)-Vds/2]Vds
——线性区的电压-电流方 程
当工艺一定时，K一定，β n与（W/L）有关。 电子的平均传输时间∝L²。
2）饱和区：Vgs-Vt<Vds
L S
VGS-Vt VDS
D VDS-(VGS-Vt)
Vgs-Vt不变，Vds增加的电压主要降在△L上，由于 △LL，电子移动速度主要由反型区的漂移运动决定。 所以，将以Vgs-Vtn取代线性区电流公式中的Vds得到 饱和区的电流—电压表达式：
最近，在公开发行版本的可用模型目录中增加了BSIM3 （Berkeley Short-Channel IGFET Model）模型，对亚微米 ＭＯＳ场效应管特性的描述更为精确。
SPICE商业版（如PSPICE和HSPICE）中包含更多更好的器 件模型。
器件模型
什么是SPICE模型
在特殊仿真任务中使用的MOS场效应管模型 的类型可用MODEL的专用符来标明。此外， 用户可以在这个专用符之后给出一系列模型 参数。特定器件的几何参数如沟道长度、沟 道宽度、源区和漏区的面积一般在器件描述 行中给出。下面给出典型的MOSFET器件描述 行和.MODEL格式。
同样，饱和模式下的漏极电流也按相同的收缩因子减小为：
全收缩 （恒场强等比例收缩）
现在考虑MOSFET的功耗。由于漏极电流在源极与漏极的端点之间 流动，因此器件的瞬时功耗（收缩前）为：
由于全收缩时漏极电流和漏-源电压按因子S减小，因此，晶体管的 功耗按S2减小：
功耗显著减小是全收缩最突出的优点之一。 因为器件面积按S2减小，因此对于全收缩的器件来说，单位面积的 功率密度实际上不变。
2 MOS晶体管的工作原理
2.1 器件结构
2.2 反型层形成定性解释
反 型 层
2.3 MOSFET的工作原理
S
D
G
P-Si 衬底
Eds Ids
VGS<Vt 晶体管截止 VGSVt，设Vgs保持不变。
（1）当VDS=0时，S、D之
间没有电流IDS=0。 （2）当VDS>0时，IDS由S
ASIC
Silicon
GaAs
Bippler
ECL/CML TTL
MOS
IIL NMOS
PMOS
Bipoloer
MNOS
……
FET Logic
CMOS
CMOS/SOS
HSMOS
Metal Gate CMOS
VMOS
双极型工艺
ECL/CML（ Emitter Coupled Logic/Current Mode Logic） ： 射极耦合逻辑/电流型开关逻辑
-VDS
-VGS
S
D
G
P
P
ISD=-IDS N-Si 衬底 Ids
VDD
5 SPICE模型
SPICE（集成电路仿真软件）是一种通用电路 仿真工具，作为一种电路设计必不可少的计算 机辅助设计工具，它在微电子工业和教学机构 中应用非常广泛。经过三十多年来在世界范围 内不同平台上的使用，SPICE已经成为电路仿 真的实际标准。
CMOS: Metal Gate CMOS
HSCMOS：High Speed CMOS （硅栅CMOS） CMOS/SOS：Silicon on Sapphire（兰宝石上CMOS，提高抗辐射能力） VMOS：Vertical CMOS（垂直结构 CMOS提高密度及避免Latch-Up效应） GaAs集成电路
下表给出了MOS场效应管
传统SPICE模型：类型
采用SPICE模型的设计流程
BSIM3v3 SPICE模型
BSIM3v3 SPICE参数
BSIM3v3 SPICE模型：实例
电路模拟
工艺偏差对模拟结果的影响
6 等比例缩小原理
MOS VLSI技术中高密度芯片的设计要求电路中 使用的MOSFET的密度尽可能高，因此晶体管 的尺寸应尽可能小。随着器件尺寸缩小，器件 性能和电路性能将产生变化。MOSFET尺寸的 减小通常称为收缩。
恒电压按比例收缩
总之，由于外部电压的限制，在许多实际情况中，恒电 压收缩要比全（恒电场）收缩更常用。
然而必须认识到，恒电压按比例收缩增大了漏极电流密 度并按因子S3增大了功率密度。电流和功率的大量增加 最终可能会给收缩后的晶体管带来严重的可靠性问题， 例如电迁移、热载流子退化、氧化击穿以及电过压。
全收缩 （恒场强等比例收缩）
下表总结了全收缩（恒定场强）对关键器件特性的影响。
恒电压按比例收缩
全收缩方式中，电源电压和所有的端点电压都 随器件尺寸的减小而按比例减小，但是在许多情 况下减小电压是不实际的。特别是外围器件和接 口电路可能要求所有的输人和输出电压达到一定 的电平，这反过来需要电源电压和多电平转换器。 由于这些原因的存在，恒电压按比例收缩通常优 于全收缩。
1）线性区：Vgs-Vt>Vds
设：VDS沿沟道区线性分布 则：沟道平均电压等于Vds/2
由电磁场理论可知：Qc=Eps0Epsox EgWL
其中：
Eg VGS Vt VDS / 2
tox

tox 为栅氧厚度
Eps0为真空介电常数 Epsox为二氧化硅的介电常数 W 为栅的宽度
第三讲 器件设计技术
1 引言
集成电路按其制造材料分为两大类： 一类是Si（硅），另一类是GaAs（砷化 镓）。目前用于ASIC设计的主体是硅材 料。但是，在一些高速和超高速ASIC设 计中采用了GaAs材料。用GaAs材料制成 的集成电路，可以大大提高电路速度， 但是由于目前GaAs工艺成品率较低等原 因，所以未能大量采用。
GaAs这类Ⅲ-Ⅴ族化合物半导体中载流子的迁移率比硅中载流子的迁移率高，通常 比 掺 杂 硅 要 高 出 6 倍 。 GaAs 是 一 种 化 合 物 材 料 ， 很 容 易 将 硅 离 子 注 入 到 GaAs 中 形 成 MESFET（Metal Semi-conduction Field Effect Transistor）的源区与漏区，且由注入深度 决定MESFET的类型。注入深度在500~1000A时是增强型，而1000~2000A时是耗尽型。 从工艺上讲GaAs的大规模集成也比较容易实现。目前GaAs工艺存在的问题是它的工艺一 致性差，使其制造成品率远远低于硅集成电路。
I DS

n
(VGS
Vt )2 2
（3）截止区：Vgs-Vt≤0 Ids=0
（4）击穿区：电流突然增大，晶体管不能 正常工作。
转移特性曲线
IDS
0 Vt
VGS
转移特性曲线
4 PMOS管I~V特性
线性区：IDS=β p|VDS|(|VGS|-|Vt|-|VDS|/2) 饱和区：IDS=(β p/2)(|VGS|-|Vt|)²
流向D，IDS随VDS变化基 本呈线性关系。 （3）当VDS>VSat时，沟道 发生夹断，出现饱和现 象。 （4）当VDS增大到一定极 限时，由于电压过高， 晶体管被雪崩击穿，电 流急剧增加。
3 MOS管I-V特性
NMOS管的I~V特性
推导NMOS管的电流——电压关系式：
设：VGS>Vt，且VGS保持不变，
尺寸减小的方式有两种基本类型：
全收缩（也称恒场强等比例收缩）和恒电压等 比例收缩。
电路中所有的器件按比例缩小肯定会使电路占 用的总硅片面积减小，从而增大芯片的整体功 能密度。
为了解释器件的按比例收缩，引人收缩因子Ｓ ＞1。大尺寸晶体管的所有水平与垂直的尺寸 都被这个收缩因子所除从而获得尺寸缩小的器 件。显然，所能达到的收缩程度是由制造技术 特别是由最小特征尺寸决定的。
全收缩
（恒场强等比例收缩）
最后，考虑 栅极氧化电容Cg= W L Cox。
它在MOSFET的瞬态工作中起着重要的作用，由于 栅极氧化电容Cg按因子Ｓ减小，因此可以推测出收缩 器件的瞬态特性，即充电和放电时间会相应地得到改 善。另外，芯片上所有尺寸的按比例缩小会使各种寄 生电容和寄生电阻都减小，这将提高芯片的整体性能。
则：沟道中产生感应电荷，根据电流的定义有：
Ids

栅下感应总电子电荷数
电子平均传输时间
Qc
其中：


沟道长度 L 电子运动速度
V
V=n*Eds n为电子迁移率（cm²/v*sec）
Eds=Vds/L 沟道水平方向场强
代入： V=（n*Vds）/L
代入：
L2
n Vds
有了，关键是求Qc，需要分区讨论：
同样，恒电压按比例收缩后，饱和模式下的漏极电流将按因子Ｓ增大。 这意味着漏极电流密度（单位面积上的电流）按因子S3增大，这可能 会给MOS晶体管带来严重的可靠性问题。
恒电压按比例收缩
接下来考虑功耗。由于漏极电流按因子S增大而漏-源电压保持不变， 因此，MOSFET的功耗按因子S增大：
最后，经过恒电压按比例收缩后的功率密度（单位面积的功耗）按因 子S3增大，这可能会对器件的可靠性产生负面影响。
与全收缩相同，在恒电压按比例收缩中， MOSFET的所有尺寸都按因子Ｓ减小，但电源电 压和端点电压保持不变。为了保持电荷与电场的 关系，掺杂密度必须按因子S2增大。
恒电压按比例收缩
下表所示是特征尺寸、电压和密度的恒电压按比例收缩。
恒电压按比例收缩
单位面积的栅极氧化电容Cox按因子Ｓ增大，这意味着跨导参数也按 S增大。由于端点电压保持不变，收缩后的MOSFET在线性模式下的漏 极电流为：
TTL：Transistor Transistor Logic 晶体管-晶体管逻辑
I2L：Integrated Injection Logic 集成注入逻辑
MOS 工艺 NMOS、PMOS： MNOS：Metal Nitride（氮） Oxide Semiconductor (E)NMOS与(D)NMOS组成的单元
下表列出了MOS晶体管的所有重要尺寸、电位以及掺杂浓度的收缩 因子。
全收缩 （恒场强等比例收缩）
现在考虑全收缩对MOS晶体管的电流-电压特性的影响。 假设表面迁移率μn受收缩掺杂浓度的影响不明显。 单位面积的栅极氧化电容变为：
收缩时MOSFET的宽／长比保持不变。因此，跨导参数kn将按因子S收 缩。由于所有的端电压也都按因子Ｓ缩小，因此可以得到收缩后的 MOSFET工作在线性模式下的漏极电流为：
在飞速发展的VLSI设计领域里，掌握描述晶体 管特性的物理模型和不同器件参数的全面知识 对电路的优化设计和深入仿真是必不可少的。
美国加州大学伯克利分校（UC Berkeley）在２０世纪７０ 年代末期推出的SPICE软件有三个内建ＭＯＳ场效应管模型： 一级模型（MOS 1）通过电流-电压的平方律特性描述；二 级模型（MOS2）是一个详尽解析的ＭＯＳ场效应管模型； 三级模型（MOS3）是一个半经验模型。二级和三级模型都 考虑了短沟道阈值电压、亚阈值电导、散射限制的速度饱 和与电荷控制电容等二阶效应的影响。