【优秀WORD论文】基于FPGA的全功能万年历电子钟的设计
基于FPGA的电子钟设计
目录第一章绪论1第二章可编程逻辑器件概述及设计方案22.1 CPLD/FPGA概述及VHDL语言的特点2 2.2可编程逻辑器件的分类和发展历程42.3 EPF10K10LC84-4芯片简介52.4 电子时钟的设计方案6第三章系统电路设计73.1 总体设计73.2 显示电路设计83.2.1 分频器电路103.2.2 扫描电路电路113.2.3 BCD码多路选择器123.2.4 BCD译码器133.2.5 位选码电路153.3 电子时钟计数器电路设计153.3.1 秒和分计数器设计163.3.2 小时计数器设计17总结22参考文献23致谢错误!未定义书签。
第一章绪论时钟，自从它发明的那天起，就成为人类的朋友，但随着时间的推移，科学技术的不断发展，人们对时间计量的精度要求越来越高，应用越来越广。
现今，高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟，石英表，石英钟都采用了石英技术，因此走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用集成电路计时时，译码代替机械式传动，用LED显示器代替显示器代替指针显示进而显示时间，减小了计时误差，这种表具有时，分，秒显示时间的功能，还可以进行时和分的校对，片选的灵活性好。
20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能更进一步，产品更新换代的节奏也越来越快。
现代电子设计技术的核心是EDA ( Electronic Design Automation ) 技术。
EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL (Hardware Description Language)为系统逻辑描述手段完成的设计文件。
20世纪80年代末，出现了FPGA（Field Programmable Gate Array）,CAE和CAD 技术的应用更为广泛，它们在PCB设计的原理图输入，自动布局布线及PCB分析，以及逻辑设计、逻辑仿真、布尔综合和化简等方面担任了重要的角色，为电子设计自动化必须解决的电路建模、标准文档及仿真测试奠定了基础。
基于PFGA的万年历的设计
郑州大学西亚斯国际学院本科毕业论文（设计）题目基于FPGA的万年历的设计指导教师周晓平职称讲师学生姓名陈重学号20111521131 专业电子信息工程班级电信（1）班院（系）电子信息工程学院完成时间2015年4月7号基于FPGA的万年历的设计摘要基于FPGA的万年历的设计，基本功能是用来显示年月日时分秒及时间修改功能。
数字日历是采用数字电路实现对ho、mi、se计时的装置，主要包括组合逻辑电路与时序电路，主要完成的功能是使用VerilogHDL语言，在QuartusII上完成电路设计，模拟程序开发，基本功能是能够显示/修改ho、mi、se，主要有：主要遥控模块、时间及其数据显示调设、时间多路选择、显示调整、日期的自动工作与设置、秒表计时模块、钟表模块、频率选取模块、译码器组成万年历的系统电路设计。
软件模拟直接在FPGA软件上进行编译仿真与实验开发板共同完成。
对于程序的编写使用VerilogHDL语言，根据不同模块的功能和各个模块之间的相互作用控制关系进行编译仿真。
电子万年历是采用的是以秒表计时显示时间的工具，大量运用于居室、办公室、商场、汽车站、火车站等场合。
与古老的钟表进行比较拥有较好的精准性、灵活性、美观性、并拥有较长的使用年限。
数字万年历主要包括组合逻辑电路与时序电路，还能展现自动报警、定时广播信息等功能。
数字电子万年历采用软件开发模拟，使开发生产的成本大大降低，而且功能上有很强的灵活性，如果想改变它的功能只需要在软件上进行修改就能完成。
相对于老式钟表来讲精度大大增加，并且维修改动更为方便，也不用像日历一样每天翻页，使人们的的生活更加方便。
因此研究数字万年历有非常重要现实意义，匹配当前电子仪器的开发优势，对于当前市场也有相当大的潜力。
关键词FPGA /万年历/VerilogHDL/QuartusIIBASED ON THE DESIGN OF THECALENDARFPGA CIRCULTABSTRACTCalendar design based on FPGA, which basic function is to display date with the change of time. Digital calendar is realized by using digital circuit to record time . Digital circuits mainly includes the combinational logic and sequential circuits , Its main task is to use VerilogHDL language to complete circuit design and simulation on the QuartusII .its basic function is to be able to display or modify time Circuit is divided into combination logic andsequential,mainlyincludefrequency division ,control ,adjustment of time display ,date ,time ,display control ,code translator.software simulation directly conducted on QuartusII and FPGA adaptor .For the writing of the program use VerilogHDL language ,according to the features of different modules and interaction control of the relationship between various modules compiled simulation.The digital Calendar is realized by using digital circuit minutes and seconds for timing device .it is widely used in home .office shopping malls ,railway stations etc .Compared with the old clock has better accuracy ,flexibility ,beautiful and has a longer life ,The digital calendar mainly includes the assembly logic circuit and sequential circuits ,also can show the function such as automatic alarm, timing ,broadcast , information. The digital calendar adopts the model of software develop the modifications will finish on the software ,it makes the cost greatly reduced and the function has a strong flexibility .If you want to change its function as long as modifying on the software.Relative to the old clock precision is greatly precision and the maintenance is more convenient to change ,also need not every day turn over a calendar page ,making people’s life more convenient .So significance to research the digital calendar its application has a broad market prospect.KEYWORDS FPGA ，C alendar ，VerilogHDL ，QuartusII目录中文摘要 (Ⅰ)英文摘要 (II)1 FPGA及数字电子万年历简介 (3)1.1 FPGA简介 (3)1.2 数字电子万年历的未来发展 (4)2 数字电子万年历的工作原理 (5)3 数字电子万年历各功能模块的实现 (6)3.1 时钟类型 (6)3.2 数字电子万年历的主要系统 (8)3.3 数字电子万年历主控制模块 (8)3.4 时间及其数据设置模块 (9)3.4.1 时间模块 (9)3.4.2 时间设置模块 (11)3.4.3 时间数据与时间设置数据多路选择模块 (12)3.5 时间显示动态位选模块 (14)3.6 显示模块 (15)3.7 秒表模块 (16)3.8 日期显示设置模块 (17)3.8.1 日期自动工作模块 (17)3.8.2 日期设置模块 (18)3.9 闹钟模块 (19)3.10 分频模块 (20)致谢 (23)参考文献 (24)附录 (25)1 FPGA及数字电子万年历简介1.1FPGA简介FPGA是现场可编程门列阵（Field programmable gates array）的简单缩写，是CPLD、PAL等数字元器件原有上的进步，是由可编程模块组成的专用进制式线路，属于半定制的电路。
毕业设计论文：基于FPGA的数字时钟设计
第五章对全文的总结，对本系统功能实现以及制作过程中需要注意的方面，及整个系统软件编写中所吸取的经验教训进行论述，同时，也对整个研究应用进行展望。
第二章
2.1
运行环境设计采用quartus II软件实现，因此针对软件需要用到的一些功能在这里进行描述.
第三次革命就是单片机数码计时技术的应用使计时产品的走时日差从分级缩小到1600万秒从原有传统指针计时的方式发展为人们日常更为熟悉的夜光数字显示方式直观明了并增加了全自动日期星期的显示功能它更符合消费者的生活需求
基于FPGA的数字时钟设计
第一章
1.1.
在这个时间就是金钱的年代里，数字电子钟已成为人们生活中的必需品。目前应用的数字钟不仅可以实现对年、月、日、时、分、秒的数字显示，还能实现对电子钟所在地点的温度显示和智能闹钟功能，广泛应用于车站、医院、机场、码头、厕所等公共场所的时间显示。
在行为级描述中，Verilog HDL不仅能够在RTL级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述。
能够使用门和模块实例化语句在结构级进行结构描述。
如图显示了Verilog HDL的混合方式建模能力，即在一个设计中每个模块均可以在不同设计层次上建模。
Verilog HDL还具有内置逻辑函数，例如&（按位与）和|（按位或）。
设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL）到算法级，包括进程和队列级。
能够使用内置开关级原语在开关级对设计完整建模。
同一语言可用于生成模拟激励和指定测试的验证约束条件，例如输入值的指定。
Verilog HDL能够监控模拟验证的执行，即模拟验证执行过程中设计的值能够被监控和显示。这些值也能够用于与期望值比较，在不匹配的情况下，打印报告消息。
万年历电子钟设计论文
一、引言随着科技的不断进步，人们对电子产品的需求也愈发增加。
电子钟作为一种必需品，能够准确地显示时间和日期，被广泛应用于家庭、办公室、学校等场所。
然而，传统的电子钟只能显示当前的日期和时间，功能较为简单。
为了满足人们的需求，设计一种万年历电子钟是十分必要的。
二、设计方法1.硬件设计（1）主控芯片选择：根据万年历电子钟的功能需求，选择一款性能强大的主控芯片，例如ARM Cortex-M系列的芯片，具备强大的计算和控制能力。
（2）显示屏选择：选用高分辨率的液晶显示屏，能够清晰地显示日期和时间。
考虑到用户操作的便捷性，可以选择带有背光灯的显示屏。
（3）电源设计：采用直流电源供电，可以选择使用电池或者接入市电。
对于使用电池供电的设计，需加入节电模式，提高电池使用寿命。
2.软件设计（1）显示功能：通过主控芯片控制液晶显示屏，实现日期和时间的显示。
根据数据的变化，实时更新显示内容。
（2）时钟功能：使用定时器功能，实现时钟的计时功能。
利用时钟中断，每秒更新一次时钟。
（3）日期功能：通过读取实时时钟芯片的数据，获取当前的年份、月份、日期和星期。
根据每月的天数和闰年的规则，实现日期的显示和计算。
（4）闹钟功能：通过设置闹钟选项，设置闹钟的时间和铃声。
当闹钟的设定时间到达时，发出闹铃声。
三、设计结果经过软硬件设计的整合，实现了一款功能丰富的万年历电子钟。
通过液晶显示屏，能够准确地显示当前的年份、月份、日期、星期、小时和分钟。
通过定时器功能，实现了精准的时间计时功能。
通过读取实时时钟芯片的数据，实现了准确的日期显示和计算。
同时，通过设置闹钟功能，提醒用户重要的时间节点。
四、结论本文设计了一款功能强大的万年历电子钟，能够准确地显示日期和时间，并具有闹钟功能。
通过软硬件的整合，实现了高清晰度的显示和准确的日期计算。
该设备不仅满足了人们对时间和日期的需求，还具有提醒功能，对用户的生活起到了积极的作用。
值得注意的是，该设计只是一个初始的版本，仍可以进行优化和改进，使其更加符合用户需求。
(完整版)基于FPGA的数字电子钟系统设计毕业论文
基于FPGA的数字电子钟系统设计摘要随着电子技术的飞速发展，现代电子产品渗透到了社会的各个领域，并有力地推动着社会生产力的发展和社会信息化程度的提高。
在现代电子技术中，可编程器无疑是扮演着重要角色。
现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器，其灵活的可编程逻辑可以方便的实现高速数字信号处理。
它突破了并行处理、流水级数的限制，具有反复的可编程能力，从而有效的地利用了片上资源，加上高效的硬件描述语言(VHDL)，从而为数字系统设计提供了极大的方便。
本文较系统地介绍了FPGA的基本结构、基本原理、功能特点及其应用；阐述了数字系统设计的基本思想及设计流程，同时，也概述了FPGA在数字系统设计中的作用，基于FPGA的数字系统设计方法和流程；简要介绍了VHDL语言的发展历程，VHDL语言的功能特点等。
本文的主要内容是根据上述原理和方法设计一个电子钟系统，目的在于通过该系统的功能，体现出FPGA在数据处理中的应用。
该电子钟系统功能齐全，设计思路清晰。
系统程序基于VHDL语言，采用模块化设计方法。
系统设计包含8个子程序模块：分频组件、六十进制计数器组件、二十四进制计数器组件、闹钟设定组件、校时组件、i60BCD组件、i24BCD组件、以及二进制转换成七段码组件。
每个子程序均经过EDA 工具仿真，并附有仿真图，最后将各模块组装为一个整体——电子钟。
-关键词电子设计自动化；现场可编程门阵列；硬件描述语言；电子钟-Digital Electronic Clock DesignBased on Technology of FPGAAbstractWith the rapid development of electronic technology, modern electronic products , also increased. In modern electronic technology, the programmable logic devices play a key role.Field programmable gate arrays (FPGA), a new type of programmable device, is developing rapidly recent years.It introduced the concept of flexible programmable logic, which can realize -chip resources, coupled with efficient language VHDL, so as to design digital systems conveniently. This article introduces a system of the basic structure of the FPGA, the basic principle of features and applications; expounded on the basic design of digital systems thinking and design process, at the same time, also outlined the FPGA in the design of digital systems, FPGA-based digital system design methods and processes; gave a briefing on the development of VHDL language, VHDL language and other features.The main work is based on the principles and methods, design an electronic clock system to the adoption of the system, embodied in the FPGA data processing of applications. The electronic clock system is fully functional, designed clear ideas. Based on VHDL system procedures, The system is modular in design methods. It includes 8 sub-system design process modules：frequency division system, 60 M counter system,24 M-counter system,Alarm clock settings system, timing system, i60BCD system, i24BCD system, and convert binary into Seven-Segment code system. each subroutine simulated by EDA tools, with a simulation map. The modules will be the final assembly as a whole - the electronic clock.Key words EDA;FPGA; VHDL; Electronic clock-目录摘要 (I)Abstract (II)第1章绪论 (1)1.1课题背景和意义 (1)1.2可编程器件的发展历程 (1)1.2.1早期的可编程器件——PLD (2)1.2.2高级可编程器件FPGACPLD (3)1.3国内外研究现状 (4)1.4本文主要内容 (5)第2章FPGA基本结构及数字系统设计原理 (6)2.1 FPGA的基本结构及工作原理 (6)2.1.1基于查找表结构的FPGA (8)2.1.2查找表结构的FPGA逻辑实现原理 (8)2.1.3 FPGA的工作原理 (9)2.2数字系统设计概述 (9)2.2.1数字系统的组成 (10)2.2.2数字系统设计方法 (10)2.2.3数字系统设计的一般过程 (11)2.3本章小结 (12)-第3章数字电子钟功能模块设计 (13)3.1数字系统设计中的FPGA (13)3.1.1 FPGA在数字系统设计中的作用 (13)3.1.2基于FPGA的应用系统设计 (13)3.2数字系统设计的重要工具——VHDL (16)3.2.1 VHDL语言的特点 (16)3.2.2基于VHDL的系统设计流程 (17)3.3电子钟主要功能模块设计 (18)3.3.1分频模块 (18)3.3.2六十进制计数器模块 (19)3.3.3二十四进制计数器模块 (20)3.3.4校时模块 (22)3.3.5 BCD七段显示译码器 (23)3.4本章小结 (23)第4章电子钟模拟仿真及其分析 (24)4.1系统设计的总体思路 (24)4.2各功能模块仿真分析 (25)4.2.1 分频组件 (25)4.2.2 六十进制计数器组件 (25)4.2.3 二十四进制计数器组件 (26)4.2.4 闹钟设定组件 (26)4.2.5 校时组件 (27)4.2.6 i60BCD组件 (28)4.2.7 i24BCD组件 (29)4.2.8 二进制转换成七段码组件 (30)4.3数字电子钟功能仿真图 (30)4.4采用FPGA设计优势分析 (33)4.5本章小结 (34)结论 (35)致谢 (36)参考文献 (37)附录A (38)附录B (43)附录C (47)附录D (48)第1章绪论1.1课题背景和意义20世纪70年代，随着中小规模集成电路的开发应用，传统的手工制图设计印刷电路板和集成电路的方法已无法满足设计的精度和效率的要求。
基于FPGA的多功能电子万年历
基于FPGA的多功能电子万年历电子万年历可以显示日期、星期、时间以及其他的一些信息。
近几年，随着FPGA技术的发展，基于FPGA的电子万年历已经被广泛使用。
基于FPGA的电子万年历除了具备传统电子万年历的基本功能外，还具有诸多的优点。
采用FPGA做万年历，集成度高、抗电磁干扰性能好、可编程性强，且易于扩展。
本文将主要讲述基于FPGA的多功能电子万年历的设计原理、实现细节以及相关应用。
设计原理基于FPGA的多功能电子万年历主要由FPGA芯片、时钟模块、数码管显示模块以及按键扫描模块组成。
1.FPGA芯片：大体上分为输入、输出、内存和运算4个部分。
通过采用FPGA芯片可以实现逻辑门的优化布局和资源分配，从而实现万年历的多种功能。
2.时钟模块：利用时钟模块产生震荡脉冲，驱动万年历的各种操作。
时钟模块还可以产生各种频率的时钟信号，如秒钟、分频、时钟、日历等，从而实现多种功能。
3.显示模块：显示模块主要通过数码管来显示日期、星期、时间等信息。
具体实现方法是将数码管的数码码表和时序参数存储在内存中，通过编程控制数码管的显示方式，实现数据的输出。
4.按键扫描模块：按键扫描模块主要通过扫描键盘来接受用户的输入，并根据用户的操作控制万年历的功能。
实现细节基于FPGA的多功能电子万年历的实现细节主要包括万年历的功能实现、按键扫描和电路部署。
1.万年历的功能实现多功能电子万年历主要支持年、月、日的日期显示、星期显示、时间显示、时钟多种功能。
具体实现方法是每秒读取系统时间，并将时间转换成5V逻辑电平数据，然后通过编程控制数码管的显示方式，实现数据的输出。
2.按键扫描按键扫描模块主要通过接收按下按键后输出电平并进行数值编码，与计算机进行数值比对，然后根据用户的操作控制万年历的功能。
比如，按下设置键后，进入设置模式，按一次将秒数置零，按2次进行月日年设置，按3次进行时间设置，按4次重新返回当前时间界面。
3.电路部署电路部署主要包括FPGA芯片与其他模块、模块与模块之间的连接。
基于FPGA：电子钟的设计报告
电子钟的设计报告姓名：< >组别：< >专业班级：< >目录目录 (1)一、数字钟的设计要求 (2)二、顶层设计 (2)三、模块 (3)1.顶层模块 (3)2.分频器模块 (4)3.按键消抖模块 (4)4.计时模块 (5)5.显示模块 (6)6.报时和闹钟模块 (6)四、系统调试及运行结果分析 (7)1、硬件调试 (7)2、软件调试 (8)3、调试过程及结果 (8)（1）显示模块调试 (8)（2）时间系统模块调试 (9)五、总结 (9)一、数字钟的设计要求设计一个具有时、分、秒计时第二电子钟电路，按24小时制记时。
要求：1、准确计时，以数字形式显示时、分、秒的时间；2、具有分、时校正功能，校正输入脉冲频率为1Hz;3、具有仿广播电台整点报时的功能，即每逢59分51秒、53秒、55秒及57秒时，发出4声500Hz低音，在59分59秒时发出一声1kHz高音，它们的持续时间均为1秒。
最后一声高音结束的时刻恰好为正点时刻。
4、具有定时闹钟功能，且最长闹铃时间为一分钟。
要求可以任意设置闹钟的时、分；闹铃信号为500Hz和1kHz的方波信号，两种频率的信号交替输出，且均持续1S。
设置一个停止闹铃控制键，可以停止输出闹铃信号。
二、顶层设计采用自顶向下的设计方法，首先根据数字时钟的功能要求进行顶层设计和分析，用FPGA实现系统的计时、显示驱动、按键输入处理、仿广播电台整点报时的功能。
根据实训平台的硬件资源情况，输入信号包括时钟输入和按键输入，其中系统时钟由实训平台核心板50MHz晶振提供，拨码开关作为校时、闹钟时间设置和复位的信号输入，输出信号包括峰鸣器控制输出、8位动态数码管位选和段选控制输出。
数字电字时钟系统主要有分频器模块、按键消抖模块、计时模块、整点报时和闹铃模块和显示驱动模块构成。
三、模块1.顶层模块如下图所示。
2.分频器模块分频器模块的主要功能是为其他模块提供时钟信号。
基于FPGA的多功能电子万年历毕业设计说明
毕业设计中期报告题目名称：基于FPGA的万年历设计院系名称：电气学院班级：应电学号：0832100589学生：梁启超指导教师：金凤2011年06月目录一、多功能电子万年历及FPGA简介 (1)1.1电子万年历的发展 (1)1.2 FPGA简介 (1)1.3 电子万年历的工作原理 (2)二、多功能电子万年历各功能模块实现 (4)2.1 时钟问题 (4)2.1.1 全局时钟 (4)2.1.2 门控时钟 (4)2.1.3 多级逻辑时钟 (5)2.1.4 波动式时钟 (5)2.2 电子万年历的控制系统 (6)2.3 主控制模块 maincontrol (7)2.4 时间及其设置模块 time_auto_and_set (8)2.2.1 时间模块 timepiece_main (8)2.2.2 时间设置模块 timeset (9)2.2.3 时间数据与时间设置数据多路选择模块 time_mux (11)2.3 时间显示动态位选模块 time_disp_select (13)2.4 显示模块 disp_data_mux (14)2.5 秒表模块 stopwatch (15)2.6 日期显示与设置模块 date_main (16)2.6.1 日期自动工作模块 autodate (17)2.6.2 日期设置模块 setdate (17)2.7 闹钟模块alarmclock (18)2.8 分频模块 fdiv (19)2.9 顶层模块图 (21)三、附录 (23)电子万年历系统的Verilog HDL语言程序设计部分代码 (23)3.1主控制模块 (23)3.2秒自动计时子模块 (25)3.3时间自动工作控制 (25)3.4时间数据与时间设置数据多路选择模块 (26)3.5时间及其设置模块 (27)3.6时间显示动态位选模块 (28)3.7秒表模块 (29)3.8分频模块 (29)参考文献 (31)1 引言1.1 选题意义钟表的数字化给人们生产生活带来了极大的方便，而且大扩展了钟表原先的报时功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
基于FPGA的电子钟设计
基于FPGA的电子钟设计基于FPGA的电子钟设计随着物联网技术的发展，我们对于时间的要求也越来越精细。
电子钟作为一个基本的时间计量工具，其精度和稳定性至关重要。
而FPGA作为一种强大的可编程逻辑器件，具有高速、高效、灵活等优势，成为电子钟设计的重要基础。
一、电子钟的基本原理电子钟是指采用电路元器件、微处理器等电子器件构成的时钟。
其基本原理可以概括为：利用更精确的时间计量器件替代机械时钟中的发条和摆轮，同时采用数字处理器等电子元器件代替机械表盘展示时间。
电子钟的核心是时基电路，其作用是产生高精度的时间信号，为其它电路提供时间标准。
通常采用晶振、TCXO、OCXO等时基器件。
为了保证时间精度，还要从外部时钟或天线接收校正信号。
二、FPGA的优势FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，可以灵活地对电路进行编程和调整，从而实现不同的功能。
FPGA相对于ASIC（Application Specific Integrated Circuit），具有以下优点：1. 灵活性：FPGA可以通过重新编程来实现不同的逻辑功能，而ASIC则需要重新设计电路，成本和时间都比较高。
2. 高速：FPGA以可编程方式实现电路逻辑，减少了多级缓存的开销，因此运行速度更快。
3. 低功耗：FPGA可以在逻辑上进行优化，以达到低功耗效果，同时利用现代的制造技术，还可以采用低功耗工艺。
4. 可重用性：FPGA的电路设计可以在不同的项目中重复使用，从而提高了效率和经济性。
三、基于FPGA的电子钟设计基于FPGA的电子钟设计方案主要包括两部分，分别是时基电路和数码显示电路。
1. 时基电路设计时基电路是电子钟的核心部分，可以采用晶振、TCXO、OCXO等器件来产生高精度的时间信号。
在电子钟的设计中，一般还需要接收外部同步校时信号，用于校正时钟误差。
基于FPGA的时基电路设计主要包括以下几个部分：（1）时钟输入电路：接收来自外部同步信号的时钟脉冲，用于校准电子钟的误差。
基于FPGA的电子钟设计
基于FPGA的电子钟设计摘要VHDL是Very High Speed Integrated Circuit Hardware Description Language 的缩写,意思是超高速集成电路硬件描述语言。
对于复杂的数字系统的设计,它有独特的作用。
它的硬件描述能力强,能轻易的描述出硬件的结构和功能。
这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。
随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30%的速度快速成长。
这次设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后,进一步应用VHDL设计一个电子钟,最后通过仿真出时序图实现预定功能。
电子钟的时间显示用到了七段数码管的电路设计,内部的时间控制输出则用到了各种设计,包括：时钟分频模块、计时模块、按键模块和显示模块四个部分。
关键词VHDL 电子钟七段显示器FPGA目录摘要 (I)1 前言 (1)1.1 选题的目的和意义 (1)1.2 FPGA技术的介绍 (1)1.3 VHDL简介 (2)2 系统总体设计方案 (4)2.1 电子钟功能概述 (4)2.2电子钟外观 (4)3 系统程序设计 (5)3.1 共享组件与程序包的设计说明 (5)3.1.1 my_pkg组件包程序代码 (5)3.1.2 1Hz_generator组件 (8)3.1.3 count60组件 (9)3.1.4 count24组件 (11)3.1.5 alarm_set组件 (12)3.1.6 stop_watch组件 (15)3.1.7 i60bcd组件 (18)3.1.8 i24bcd组件 (20)3.2 系统模块设计 (24)3.2.1 七段显示器扫描输出电路模块（display） (24)3.2.2 entity模块 (28)3.2.3 architecture模块 (30)3.2.4 正常计数时间功能模块 (31)3.2.8 扫描多路输出功能模块 (36)4 总结 (39)致谢 (40)参考文献 (41)附录 (42)1 前言1.1 选题的目的和意义20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
26_毕业设计基于fpga的万年历设计[管理资料]
![26_毕业设计基于fpga的万年历设计[管理资料]](https://img.taocdn.com/s3/m/521fb3f2de80d4d8d05a4f3a.png)
基于FPGA的万年历电路的设计目录摘要 ........................................................................................................................................... Abstract (I)前言 0第1章万年历的发展及FPGA简介 (1)万年历的发展 (1)FPGA简介 (1)第2章设计原理 (2)组成模块 (2)系统设计图 (2)第3章各功能模块介绍 (4)分频模块（fenpin） (4)控制模块（countr） (4)时间显示调整模块（mux_4） (4)时分秒模块（timeve） (5)年月日模块（nyr2009） (5)显示控制模块(mux_16) (6)译码器（yimaqi） (6)第4章模拟仿真 (8)年月日模块仿真 (8)时分秒模块仿真 (8)结论 (9)总结与体会 (10)谢辞 (11)参考文献 (12)附录一 (13)附录二 (24)附录三 (30)基于FPGA的万年历电路的设计摘要基于FPGA的万年历设计，主要完成的任务是使用Verilog语言，在Quartis2上完成电路设计，程序开发模拟，基本功能是能够显示/修改年月日时分秒。
电路设计模块中分为几个模块：分频、控制、时间显示调整、时分秒、年月日、显示控制、译码器。
各个模块完成不同的任务，合在一起就构成了万年历的系统电路设计。
至于程序编写，使用Verilog语言，根据各个模块的不用功能和它们之间的控制关系进行编写。
软件模拟直接在Quartis2上进行。
进入信息时代，时间观念越来越重，但是老式的钟表以及日历等时间显示工具已经不太适合。
如钟表易坏，需要经常维修，日历需要每天翻页等。
对此，数字万年的设计就有了用武之地。
基于FPGA的万年历设计，采用软件开发模拟，开发成本低，而且再功能设计上有很大的灵活度，只要在软件上进行简单的修改就能实现不同的功能要求，能够满足不同环境要求。
基于FPGA的多功能电子万年历设计
一、电子万年历简介 (1)二、电子万年历的工作原理 (1)三、多功能电子万年历各功能模块实现 (3)3.1时钟问题 (3)3.2电子万年历的控制系统 (5)3.3主控制模块maincontrol (6)3.4时间及其设置模块time_auto_and_set (7)3.3时间显示动态位选模块time_disp_select (12)3.4显示模块disp_data_mux (13)3.5秒表模块stopwatch (14)3.6日期显示与设置模块date_main (15)3.7闹钟模块alarmclock (17)3.8分频模块fdiv (18)四、附录 (20)附录一电子万年历系统的Verilog HDL语言程序 (20)一、电子万年历简介钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。
所有这些，都是以钟表数字化为基础的。
因此，研究电子万年历及扩大其应用，有非常现实的意义。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
电子万年历从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本次所设计的电子万年历能显示日期、星期、时间，具有闹钟功能。
二、电子万年历的工作原理◆功能键用来选择不同的工作模式：时间正常显示功能、时间调整与显示、秒表功能、闹钟设置与查看、日期显示、日期调整与设置。
◆调整键1：主要用于闹钟设置、日期显示与调整、秒表、时间调整与设置中的位置选择按钮，与功能键配合使用。
●2号键功能模式，即时间调整与设置时，用作时、分、秒的移位，按一下，将会实现“时-分-秒”的依次移位，便于在特定位置进行调整；●4号键功能模式，即闹钟设置与查看时，同样用作时、分、秒的移位，按一下，将会实现“时-分-秒”的依次移位，便于在特定位置进行调整；●6号键功能模式，即日期调整与设置时，用作月、日的移位，按一下，将会实现“月-日”的依次移位，便于在特定位置进行调整。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的全功能万年历电子钟的设计提要本文主要介绍了基于FPGA的万年历电子钟的设计方案，从而介绍了可编程逻辑器件的发展及应用。
基于FPGA的电子钟的设计与实现介绍了基于FPGA芯片的系统设计，并对系统的软硬件构成、FPGA内部逻辑设计工作原理等进行了详细说明。
论文第一部分对FPGA进行概述，讲述了可编程逻辑器件的发展与应用及论文题目的意义、目的和内容编排；第二部分：叙述了系统设计方案，介绍了FPGA应用的特点和电子钟的方案概述及实现语言和调试平台MAX+plusⅡ开发工具；第三部分：叙述了基于FPGA的电子钟系统的设计的硬件设计和软件设计；第四部分：对系统实现的外围电路进行概述。
第五部分：再次说明本设计的系统方案和得到的结论。
目录第一章序论 (1)1.1研究目的和意义： (1)1.2可编程逻辑器件的发展与应用： (1)1.2.1可编程逻辑单元CLB (3)1.2.2输入/输出模块IOB (3)1.2.3可编程内部连线PI (4)1.2.4 FPGA芯片的特点 (4)1.3FPGA国内外的发展状况及应用 (5)1.4本课题所能实现的功能： (8)第二章总体方案的设计 (9)2.1万年历电子钟的设计原理： (9)2.2FPGA的设计方法 (11)2.2.1 FPGA的器件设计流程 (11)2.2.2 MAX+plusⅡ开发工具 (13)2.2.3 VHDL语言 (17)2.3系统设计方案 (18)第三章系统的硬件设计与实现 (19)3.1功能模块设计 (19)3.2系统功能实现 (21)3.2.1底层元件设计 (22)3.2.2顶层元件设计 (32)3.3芯片的选择 (41)第四章设计应用电路 (45)4.1整体电路 (45)4.2电源电路 (46)4.3键盘部分 (49)4.4主动配置电路 (53)第五章总结 (61)5.1概述： (61)5.2设计方案： (62)参考文献 (64)致谢 (67)摘要 (I)ABSTRACT (II)第一章序论1.1研究目的和意义：通过对FPGA的了解，我们要应用FPGA来设计全功能万年历的设计，主要实现电子钟的所有功能，万年历是一种应用非常广泛的日常计时工具，具有时分秒计时功能，还有日历、年历功能，涉及计数、显示、参数输入技术，能够实时显示年、月、日和时间，并具有校准和闹铃等功能。
使用FPGA系统实现，学习电子控制器设计相关的知识，提高实践动手能力。
通过该课题的设计，学生可以学会硬件电路的设计、调试，用单片机汇编语言进行软件编程。
1.2 可编程逻辑器件的发展与应用：可编程逻辑器件（Programmable Logic Device,简称PLD）是一种由用户编程以实现某种逻辑功能的新型逻辑器件。
它诞生于20世纪70年代，几十年来，PLD得到了飞速发展和广泛应用。
它是大规模集成电路技术的飞速发展与计算机辅助设计（CAD）、计算机辅助生产（CAM）和计算机辅助测试（CAT）相结合的一种产物，是现代数字电子系统向超高集成度、超低功耗、超小型封装和专用化方向发展的重要基础。
它的应用和发展不仅简化了电路设计，降低了成本，提高了系统的可靠性和保密性，而且给数字系统的设计方法带来了革命性的变化。
常见的可编程逻辑器件有PROM（Programmable Read-Only Memory,可编程只读存储器）、PLA（Programmable Logic Array,可编程逻辑阵列）、PAL（Programmable Array Logic,可编程阵列逻辑）、GAL （Generic-Programmable Array Logic通用可编程阵列逻辑）、EPLD(Erasable Programmable Logic Device,可擦除的可编程逻辑器件)、CPLD（Complex Programmable Logic Device,复杂可编程逻辑器件）和FPGA（Field Programmable Gate Array,现场可编程门阵列）等。
集成度是可编程逻辑器件的一项很重要的指标，如果从集成密度上分类，可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD），二者之间通常以单片集成1000个逻辑门(指等效逻辑门)为区分点。
PROM、PLA、PAL和GAL属于低密度可编程逻辑器件，而EPLD、CPLD 和FPGA则属于高密度可编程逻辑器件。
目前常用的可编程逻辑器件都是从“与-或阵列”和“门阵列”两类基本结构发展起来的，所以又可从结构上将其分为两大类器件：（1）阵列型PLD——基本结构为与-或阵列的器件。
包括简单可编程逻辑器件SPLD和复杂可编程逻辑器件CPLD。
（2）FPGA器件——基本结构为门阵列的器件。
CPLD是阵列型高密度PLD器件，它们大多采用了CMOS EPROM/E2PROM 和快闪存储器等变成技术，因而具有高密度、高速度和低功耗等特点。
目前主要的半导体器件公司，如Xilinx、Altera、Lattice和AMD等，在各自生产的高密度PLD产品中，都有自己的特点，但总体结构大致是相同的。
大多数CPLD器件中至少包含了3种结构：可编程逻辑宏单元、可编程I/O单元、可编程内部连线。
FPGA是可编程逻辑器件(PLD) 的第四代产品。
内部具有独立的I/O 接口和逻辑单元CLB。
使用灵活, 适用性强, 特别适用于复杂逻辑的设计。
本文主要介绍了FPGA 的内部结构特点、开发试验系统的特征及实际应用。
FPGA (Field Programmable Gate Array,用户现场可编程门阵列) 是起源于80 年代中期, 由美国硅谷Xilinx公司首创的全新概念。
FPGA 能进行现场设计、现场编程、现场验证、现场修改与分析, 从而现场实现数字系统的单片设计和应用, 在大专院校、科研所、航空航天、数字通信、计算机应用领域展示出了广泛的应用前景。
FPGA主要包括三个部分：可编程逻辑单元CLB、输入/输出模块IOB、可编程内部连线PI。
1.2.1可编程逻辑单元CLBCLB是FPGA的核心。
CLB内部的两个D触发器由CLK端的外部时钟驱动，时钟可由用户编程有效极性(上升沿、下降沿)，组合功能模块具有五个逻辑输入变量，并生成一个具有布尔功能的输出。
组合逻辑功能模块的延迟相对固定，与所要产生的逻辑功能无关，它只由器件的速度等级而定。
通过单个CLB的信号延迟时间一般不超过4.5ns至7ns,而用中小规模器件来完成一个CLB所包含的同样的逻辑功能，其信号延迟时间则需要30ns。
因此，CLB的延迟时间要小得多，从而大大提高了所设计产品的性能。
1.2.2输入/输出模块IOB每个IOB可定义为三种不同的功能:输入、输出和双向。
当IOB输入接口使用时,输入缓冲器根据用户编程对输入信号进行电平检测,将外部输入的TTL或CMOS信号转变成内部逻辑所要求的电平,信号既可经输入缓冲器后直接进入芯片内部,也可由D触发器寄存或D锁存器锁存后进入芯片内部。
当IOB作为输出使用时,来自芯片内部的信号直接或经D寄存器锁存后到达输出缓冲器的输入端。
当选为双向时,可以由逻辑控制三态缓冲器来定义其输入或者为输出,使用非常方便。
IOB中的各个触发器有两个时钟可供选择,因而可以通过程序定义成同步或异步工作,在同一片子上的时序控制电路,计数器和锁存器就可以受不同的时钟信号来控制。
IOB的输出缓冲可以定义为两种不同的转换速率。
另外,输出脚还可以定义为耗尽型开态输出。
总之, 所有FPGA的IOB 的这些功能使得FPGA的应用范围更广,设计灵活性更大,使用更为方便。
1.2.3可编程内部连线PIFPGA中完成较简单功能的逻辑块借助于可编程内部连线连接在一起,从而实现复杂功能电路的设计。
各个CLB之间的连接由一个两层金属线段的格栅组成,格栅的交叉连接通过配置程序控制特殊设计的传输晶体管的通断来实现,从而形成分布在CLB 四周的众多可编程的互连点。
FPGA主要有通用互连、直接互连、长线和内部总线等三至四种互连方式。
1.2.4 FPGA芯片的特点1）随着大规模集成电路工艺的不断提高，FPGA的芯片的规模越来越大，期单片逻辑门数可以达到数百万乃至数千万门，它所能实现的功能也越来越强，同时也可以实现系统集成，这样大幅度的减少了印刷电路板的面积和接插件的数量，降低了配置和调试费用。
2）提高了产品的可靠性，大量分立世元器件在向印刷电路上装配时，往往会发生因为虚焊会接触不良而造成极大的困难，FPGA芯片减少了这种现象的发生，而且FPGA芯片在出场之前都做过百分之百的测试。
不需要设计人员承担投片风险，设计人员只需要在自己的实验室里通过相应的软硬件环境来完成芯片的最终功能的指定。
3）大大减小了电子产品的体积和质量。
降低了电子产品的功耗，提高了产品的工作速度。
FPGA内部的电路体积很小、互连线短、分布电容小，驱动电路所需要的功耗大大降低。
FPGA芯片内部很短的连线能够大大的缩短延迟时间，并且不易受外部的干扰，这对提高速度非常有利。
而且FPGA的规模越来越大。
有时候可以把整个（子）系统集合到一个芯片上，这比分立元件构成的电子系统速率要快。
4）提高了产品的竞争能力。
FPGA芯片和EPROM配合使用，用户可以反复的编程、擦除，使用或者在外围电路不动的情况下用不同的EPROM就可以实现不同的功能，所以，用FPGA试做样品，能以最快的速度占领市场，再者FPGA芯片的电路设计周期短，设计人员在较短的时间内，能完成电路的输入、编译、优化、仿真直至最后的芯片的制作。
当电路有少量改动时，更能显示FPGA的优势，它大大加快了新产品的试制速度，减少了库存风险与设计错误所带来的风险，从而提高了在市场上的竞争能力和应变能力.1.3 FPGA国内外的发展状况及应用当今社会是数字化的社会，是数字集成电路广泛应用的社会。
数字集成电路本身在不断地进行更新换代。
它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。
但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。
系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。
早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。
由于结构的限制，它们只能完成简单的数字逻辑功能。