《计算机组成与系统结构》课程考试试卷（01卷）

)
分
; CRT
，
_C_
A，超大规模集成电路B，集成电路C，晶体管D，电子管
3.微型计算机中控制总线提供的完整信息是_D__
A，存储其和I/O设备的地址码
B，所有存储其和I/O设备的时序信号和控制信号
C，来自I/O设备和存储器的响应信号
D，上述各项
4.某计算机字长是32位，它的存储容量是356KB，按字编址，它的
寻址范围是__B__。

A，128K B，64K C，64KB D，128KB
5.主机与I/O设备传送数据时，采用_A__,CPU 的效率最高。

A，DMA方式B，程序查询方式C，中断方式D，以上都可以
6.DMA方式中，周期窃取是窃取一个__A___。

A，存取周期B，指令周期C，CPU 周期D，总线周期
7.两个十六进制数7E5和4D3相加，得__C___。

A，(BD8)16 B，(CD8)16 C，(CB8)16 D，以上都不对
8.运算型指令的寻址和转移型指令的寻址不同点在于_B___
A，前者是短指令，后者是长指令
B，前者取操作数，后者决定程序转移地址
C，后者是短指令，前者是长指令
D，后者取操作数，前者决定程序转移地址
9.某机有四级中断，优先级从高到低依次为1，2，3，4。

若将优先
级顺序修改，改后1级中断的屏蔽字是1011，2级中断的屏蔽字
是1111，3级中断的屏蔽字是0011，4级中断的屏蔽字是0001，
则修改后的优先顺序从高到低为_D_。

A，3，2，1，4
B，1，3，4，2
C，4，2，1，3
D，2，1，3，4
10.在中断周期中，将允许中断触发器置“0”的操作由__A___完成。

A，硬件
B，软件
C，关中断指令
D，开中断指令
三，判断题(1*10=10分)
1，控制器能理解、解释并执行所有的指令及存储结果。

（错）
2，Zilog Z80是16位微处理器。

（错）
3，总线的半同步通信方式既采用时钟信号，又采用握手信号。

（对）4，可编程的只读存储器不一定是可改写的。

（对）
5，大多数个人计算机中可配置的最大主存容量受指令中地址码位数的限制。

（错）
6，中断方式一般用于处理随机出现的服务请求。

（对）
7，串行运算器结构简单，其运算规律是由低位到高位逐位运算。

（错）8，浮点数的正负由阶码的正负符号决定。

（错）
9，采用基址寻址可以扩大寻址范围，且基址寄存器内容由操作系统确定，在程序执行过程中不可变。

（对）
10，程序计数器的位数取决于存储器的容量。

（对）
四，简答题(3*5=15分)
1,异步通信与同步通信的主要区别是什么？说明通信双方如何联络。

答：同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按照统一的时序、统一的传输周期进行周期传输，通信双方按照约定好的时序联络；后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。

其中全互锁通信可靠性最高。

2，DMA方式的主要特点是什么？DMA 接口电路中应设置哪些硬件？
答：主要特点：I/O和CPU并行工作；主存和I/O接口间有一条直接数据通路；不中断现行程序，无需保护现场，恢复现场；当DMA请求占用总线控制权时，若采用周期挪用的方式，CPU暂停一个存取周期访问主存，但可继续自身内部的操作，即传送和主程序是并行的。

DMA接口电路中，应有主存地址计数器，字计数器，数据缓冲寄存器，设备地址寄存器，中断机构和DMA控制逻辑。

3，RISC指令系统具有哪些主要特点？
答：RISC指令系统通过简化指令，使计算机的结构更加简单合理，并通过减少指令执行周期数的途径，达到提高机器速度的目的。

主要特点：（1），选取使用频度较高的一些简单指令，复杂指令的功能由执行频度高的简单指令组合来实现。

（2），指令长度固定，指令格式和寻址方式种类少。

（3），COU中通用寄存器数量多，大多数指令操作都在寄存器之间进行，只有取数和存数指令访问存储器。

（4），采用流水线技术，大部分指令在一个时钟周期内完成。

（5），控制器采用组合逻辑控制，不用微程序控制。

采用优化的编译程序。

五，计算题（2*10=20分）
1，假设CPU执行某段程序时，共访问Cache 3800次，访问主存200次，已知Cache 存取周期是50 ns ，主存存取周期是250 ns。

求Cache—主存系统的效率和平均访问时间。

解：Cache的命中率为3800/（3800+200）=0.95
由题可知，访问主存的时间是访问Cache 时间的5倍（250/50=5）设访问Cache 的时间为t ，访问主存的时间是5t ，Cache—主存系统的效率为e ，则
e =访问Cache 的时间/平均访问时间*100%=t/[0.95* t+(1-0.95*5t)] *100%
=1/1.2 *100%=83.3%
则平均访问时间=50ns *0.95 +250ns *(1-0.95)=60ns.
2，（1）已知x和y ，用变形补码计算x-y.同时指出运算结果是否溢出。

（5分）
X=11011 y=-10011
（2）用原码阵列乘法器、补码阵列乘法器计算x*y.其中x=11011,y=-11111（5分）
（该题为课后习题，p64 t6(3)，p64 t7(1)）答案略
六：设计题（10分）
已知某机采用微程序控制方式，其控制存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：
←操作控制→←——————顺序控制————————→
（1）微指令中的三个字段分别应多少位？（4分）
（2）画出对应这种微指令格式的微程序控制器逻辑框图。

（6分）
解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位（如采用字段译码只需3位），下地址字段为9位，因此控制存储器容量为512个单元，微命令字段是（48 – 4 - 9 ）= 35 位。

（2）对应上述微指令格式的微程序控制器逻辑框图如B1.2如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。

地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1），转移逻辑输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。

七：综合题（15分）
假设指令流水线分取指（IF），译码（ID），执行（EX），回写（WR）四个过程段，共有10条指令连续输入此流水线。

（1）画出指令周期流程。

（2分）
（2）画出非流水线时空图（3分）
（3）画出流水线时空图（3分）
（4）假设时钟周期为100ns ，求流水线的实际吞吐量（单位时间执行完毕的指令数）（3分）
(5)求该流水处理器的加速比（4分）
解：（1）,
（2）,
(3),（用WORD 画的，比较粗糙，原谅！）
(4),
由（3）图所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU 执行完10条指令。

故实际吞吐率为：
10/(100ns*13)=7700000条指令/秒
（5），
在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。

对于本题的四级流水线而言，处理10条指令所需的时钟周期为T=4+（10-1）=13。

而非流水线处理10条指令需4*10=40个时钟周期。

故该流水线的加速比为40/13=3.08。