计算机组成原理复习题09级练习题三

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

09级练习题三
填空
1.在存储层次中,cache是为了提高主存的-----速度---,而虚拟存储器是为了---扩大主存
的容量--。

2. 3.主存的工作方式是按存储单元地址存放和读取各类信息的.
3. 4.相联存储器不按地址而是按A. _内容_____访问的存储器,在cache中用来存放---B执
行程序中的活跃部分C.在主存中存放——正在执行的程序和数据______,在辅助存储器中用来存放D. _暂不运行的程序和数据_____。

4.10.在存储层次中,为了将辅存(主存)中的信息调入主存(高速缓存),用某种算法
将辅存(主存)地址定位到主存(高速缓存)中,这个过程称为—地址映像----------------------------。

选择题
1.动态RAM的特点是(④)。

①工作中存储内容会产生变化
②工作中需要动态地改变访存地址
③每次读出后,需根据原存内容重写一次
④每隔一定时间,需要根据原存内容重写一遍即刷新
2.地址总线A0(高位)~A15(低位),用4K×4的存储芯片组成16KB存储器,则加至各存储芯片上的地址线是(④)。

①A16~A15②A0~A9
③A0~A11④A4~A15
3.在下述存储器中,易失性的存储器是(③)。

①光盘②磁盘③RAM ④RO M
4.在下列存储器中,存取时间的长短与信息所在的位置有关的是(③)。

①主存②高速缓存③磁带④EPROM
5.磁表面存储器所记录的信息(①)。

①能长期保存
②不能长期保存
③读出后,原存信息即被破坏
④读出若干次后要重写
6. CPU可直接编程访问的存储器是(①)。

①主存储器②虚拟存储器
③磁盘存储器④磁带存储器
7.若CPU的地址线为16根,则能够直接访问的存储区最大容量为(③)。

①1M ②640K ③64K ④384K
8.磁盘常采用(③)。

①随机存取方式②顺序存取方式
③直接存取方式④只读不写方式
9.表示主存容量,通常以(②)为单位。

①数据块数②字节数③扇区数④记录项数
10. 静态RAM利用(②)。

①电容存储信息②触发器存储信息
③门电路存储信息④读电流存储信息
11下列叙述错误的是(B )
A.总线能够被多个部件使用
B. 多个部件能够在同一时间向总线发送信息
C. 多个部件能够在同一时间从总线接受信息
D. 并行总线一次可以传送多位二进制
信息
12.在表示存储器容量时,1K×8表示(C )
A. 有1000个存储单元,每个单元为8bit
B. 存储器中有8000个存储器元
C. 有1k个存储器单元,每个单元可存一个字节
D. 访问时需要20位地址线
15、动态RAM利用(1 )。

①电容存储信息②触发器存储信息
③门电路存储信息④寄存器存储信息
20. 某计算机字长32位,其存储容量为4MB,若按半字编址,它的寻址范围是__C____。

A 0—4M
B B 0—2MB
C 0—2M
D 0—1M
21、主存贮器和CPU之间增加cache的目的是_A_____。

A 解决CPU和主存之间的速度匹配问题
B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量,又扩大CPU中通用寄存器的数量
25.存贮器是计算机系统的记忆设备,它主要用来__C____。

A 存放数据
B 存放程序
C 存放数据和程序
D 存放微程序
26. 计算机主存储器中存放信息的部件是(c )
A. 地址寄存器
B. 读写线路
C. 存储体
D. 地址译码线路
30、在下列存储器中,按随机存取方式工作的存储器是(1 )。

①主存②光盘③磁盘④磁带
31.即具有非易失性特点,又能像类似于RAM的方式工作的存储器是
① EPROM ②EEPROM ③磁盘④主存
32、相联存贮器是按__ C ____进行寻址的存贮器。

A 地址方式
B 堆栈方式
C 内容指定方式
D 地址方式与堆栈方式
应用题
1.已知某8位机的主存采用半导体存贮器,地址码为18位,若使用4K×4位RAM芯片组
成该机所允许的最大主存空间,并选用模块条的形式,问:
(1)若每个摸块条为32K×8位,共需几个模块条?
(2)每个模块内共有多少片RAM芯片?
(3)主存共需多少RAM芯片?CPU如何选择各模块条?
2.用8K×4位/片的存储芯片组成容量为16K×8位的存储器,地址总线A15~A0(低)。

请回答:
1、需用几块存储芯片?
2、将地址总线A15~A0中的哪几位分配给存储芯片进行片内寻址?
3、写出各个片选信号CS的逻辑式
4、画出CPU和该存储器的连接图
5、写出各组芯片的地址分配
3.某半导体存储器容量8K*8,选用SRAM芯片的容量4K*4,地址总线A0—A15,双向数据总线D0—D7,由R/W线控制读/写操作。

请设计并画出该存储器的逻辑图,并注明地址分配、片选逻辑及片选信号的极性。

相关文档
最新文档