TTL集成电路

CP
传输门相当于接通的模拟开关。
② 当CP=“0”时，无论输入电压ui在0~10V之间如何变化， 栅极和源极之间的电压都无法满足管子导通沟道产生的条 件，因此两管都截止，输入信号不能传输到输出端，称传 输门关断。此时相当于模拟开关断开。传输门在数字电路 中起开关作用，所以也称作模拟开关。
CMOS集成电路的特点及使用注意事项
① 十进制的基数是10； ② 十进制数的每一位必定是0~9十个数码中的一个； ③ 低位数和相邻高位数之间的进位关系是“逢十进一”； ④ 同一数码在不同的数位代表的权不同，权是10的幂。
2）二进制计数制的特点 ① 二进制的基数是2； ② 二进制数的每一位必定是0和1两个数码中的一个； ③ 低位数和相邻高位数之间的进位关系是“逢二进一”； ④ 同一数码在不同的数位代表的权不同，权是2的幂。
A
&
F
B
A&
B
F1
C&
D
F2
＋UC “线与” 逻辑功能
RC
F 可实现
“与或非” 逻辑运算
F F1 • F2 AB • CD AB CD
上述分析可知，OC门具有“线与”功能，并且在线 与的过程中实现了输出对输入的与或非逻辑运算。OC 门还可用于数字系统接口部分的电平转换。
＋12V
RC
工作原理 ①输入端至少有一个为低电平时的工作情况：
3.6V 0.3V
T1
R1
13VKΩ
R2
750Ω
5V
T3
+UCC
R5 5V 100Ω
深度饱和
0.3V A 3.6V B
1.4V
3.6V C
(Ui)
低电平对应的PN结导
通，T1的基极电位被 固定在0.3+0.7=1V上。
T2
R3 300Ω
T4
显然T1的集电
5、输出端接容性负载时，应接大电阻(≥2.7K)限流； 6、TTL集成电路的电源电压应满足±5V要求，输入信号电平 应在0~5V之间。 7、用45W以下电铬铁焊接，最好用中性焊剂，设备应良好接地。
TTL与非门的 输出高电平UOH(3.6V)、输出低电平 主要参数？ UOL(0.3V)，关门电平UOFF(1V)，开门电
R3
R4
OC门在使用时要外接一个电源UC和一个电阻RC
OC门同样可实现与非功能
R1
T1
A B
R2
T2
+5V 当OC门输入全为高时，T2和T5 +UC 导通饱和，输出F为低电平0.3V
OC门输入有一个为低时，T2、 RC T5截止，输出F为高电平UC
F
T5 0U.3CV
OC门可实现“线与”逻辑
R3
OC门的逻辑电路图符号
T4
F
(U0)
T5
输出级
TTL与非门内部电路组成结构图
R1 3KΩ
R2 750Ω
+UCC R5 5V 100Ω
T1
A B C (Ui)
输入级由多发射极晶体管T1和电 阻R1组成。所谓多发射极晶体管， 可看作由多个晶体管的集电极和基
T3
T2
T4
F
(U0)
R3 300Ω
R4
T5
3KΩ
极分别并接在一起，而发射极作为逻辑门的输入端。多个发射极
②输入端全部为高电平时的工作情况：
3.6V 0.3V
R1
T1 23.K1ΩV
R2 750Ω
T3
+UCC R5 5V
100Ω 显然T1处于倒 置工作状态，
3.6V A 3.6V B
1.4V T2
3.6V C (Ui)
深度饱和
由“地”经T2、 T5管的
发
R3 300Ω
T4
此时集电结做 为发射结使用。
R4
F 结反偏，导致
R4 3KΩ
3.(6UV0) T5
T2、T5截止。 T2截止时的集 电极电位：
V2C≈UCC=5V
T2管集电极+5V的电位足以使T3、T4导通并处于深度饱和
状态。因R2和IB3都很小，均可忽略不计，所以与非门输出端
F点的电位：
实现了有0出1的与非功能
VF＝UCC－IB3R2－UBE3－UBE4≈5－0－0.7－0.7≈3.6V
2输出低应电3E接平规u定i/V的①入拉端U电T0接HT流是L地负与被、载测非其。T门余TL主输与要入非参端门开数一路个时输
TTL与非门外特性
的输出端电压值。典型值3.6V
② UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载接 380欧的等效电阻时，输出端的电压值。典型值0.3V
③关门电平UOFF：输出为0.9UOH时，所对应的输入电压称为关门 电平UOFF。典型值为1V ④开门电平UON：输出为0.35V时，所对应的输入电压称为开门电
的发射结可看作是多个钳位二极管，其作用是限制输入端可能出
现的负极性干扰脉冲。Tl的引入，不但加快了晶体管T2储存电荷 的消散，提高了TTL与非门的工作速度，而且实现“与”逻辑作
用。
R1 3KΩ
R2 750Ω
+UCC R5 5V 100Ω
T1
T3
A B
T2
T4
C (Ui)
中间级由电阻R2，R3和三极管
二进制有0和1两个数码，因此二进制的基数是2；十进制 有0~9十个数码，所以十进制的基数是10；八进制有0~7 八个数码，八进制的基数是8；十六进制有0~15十六个数 码，所以十六进制的基数是16。
②位权：任一计数制中的每一位数，其大小都对应该位上的 数码乘上一个固定的数，这个固定的数称作各位的权，简称 位权。位权是各种计数制中基数的幂。
&
EN
&
…… &
EN
EN 接受来自各个三态门的输出信号。
这种利用总线来传送数据或信号
D1 E/D1 D2 E/D2 Dn E/Dn 的方法广泛应用于计算机技术中。
使用TTL与非门芯片时需注意事项
1、不用的管脚 可以悬空，不可以接地； 2、不用的管脚可以接高电平，不可以接低电平； 3、几个输入端引脚可以并联连接； 4、具有图腾结构的几个TTL与非门输出端不能并联；
左图所示即利用OC门使
A&
F
输出转换为12V 的电路
B
＋UC
A&
B
OC门还可以用来驱动指示灯、 F 继电器等，如左图所示电路。
3)三态门
三态门与普通TTL与非门相比，只是多出了一个电阻和两
个二极管。
三态门电路分析
R1 D2 R2
R+5UCC
三态门控制端EN=1时，二 T1
T3
极管D2截止，相当于控制端放 弃控制权，此时三态门相当于
A B
一个普通与非门，输出由输入 端A、B决定。
三态门控制端EN=0(有效态) EN
T R2 D1
R3
T4
R4 T5 F
时，控制端行使控制权，此时
T1饱和，其基极电位约为1V，使T2、T5截止，同时D2导通使 T3、T4也截止。这时从外往输入端看进去，电路呈现高阻态。
由于电路在EN=1时输出有高、低电平两种状态；在EN=0 时输出为高阻态，共呈三种状态，因此称为三态门。
三态门真值表
三态门逻辑图符号
EN A B F
A
&
1 00 1
B
F
E/D
EN
10 1 1 11 0 1
利用三态门可以实现总线结构 图示为三态门总线结构图。用
11 1 0
一根总线轮流传送几个不同的数
0 × × 高阻态
据或控制信号时，让连接在总线 上的所有三态门控制端轮流处于
总线（BUS）
L1
L2
Ln
高电平，任何时间只能有一个三 态门处工作状态，其余三态门均 为高阻状态。这样，总线将轮流
3）八进制计数制的特点 ① 八进制的基数是8； ② 八进制数的每一位必定是0~7八个数码中的一个； ③ 低位数和相邻高位数之间的进位关系是“逢八进一”； ④ 同一数码在不同的数位代表的权不同，权是8的幂。
F
(U0)
R3 300Ω
R4
T5
3KΩ
T2组成。中间级又称为倒相极，
其作用是从T2的集电极和发射极
同时输出两个相位相反的信号，作为输出极里的三极管T3和T5的
驱动信号，同时控制输出级的T4、T5管工作在截然相反的两个状
态，以满足输出级互补工作的要求。三极管T2还可将前级电流放
大以供给T5足够的基极电流。
关门电平 TTL与非门的外特性和主要参数
u0/V
输出高电平 开门电平
TTL与非门参数的测试要在一定条件下进 行，一般要遵守的原则有：不用的输入端
U0H4 A B
应悬空(悬空端子为高电平“1”)；输出高
3 UOFF
C
电
2
1 U0L
UON
D
UIL 1
UIH
平时不带负载；输出低电平时输出端应接
规定的灌电流负载；输出高电平时输出端
T1
A B
C (Ui)
R1 3KΩ
输出级由晶体管T3、T4和T5， 电阻R4和R5组成推拉式的互补输 出电路。
R2 750Ω
T3 T2
R3 300Ω
R4 3KΩ
+UCC R5 5V 100Ω
T4
F
(U0)
T5
T5导通时T4截止，T5截止时T4导通。由于采用了推挽输出 (又称图腾输出)，该电路不仅增强了带负载能力，还提高了 工作速度。
(1) TTL集成电路
逻辑电路的输入端和输出端都采用了半导体晶体管， (晶体 管-晶体管-逻辑电路)，简称为TTL，TTL集成逻辑门是目前应 用最广泛的集成电路。
1)TTL与非门
3.6V
0.3V
输入级
T1
A B
C (Ui)
R1 3KΩ
中间级
R2 750Ω
T3 T2
R3 300Ω
R4 3KΩ
+UCC R5 5V 100Ω
⑦CMOS电路适合于特殊环境下工作；
⑧CMOS电路容易受静电感应而击穿，在使用和存放时应注意 静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余 不用的输入端不能悬空，应根据需要接地或接高电平。
CMOS集成电路虽然出现较晚，但发展很快，更便于向大规 模集成电路发展。其主要缺点是工作速度较低。
9.2 逻辑代数及其化简
F
0.(3UV0) T5
倒置情况下， T1可向T2基极
提供较大电流。
3KΩ

射结电位升至1.4V，经
深度饱和
T1集T2管电深结度升饱为和2.1后V，。其发射极电流在电阻R3上产生的压降又 为T5管提供足够的基极电流使T5管饱和导通，从而使与非门 输出F点的电位等于T5管的饱和输出典型值：F=0.3V
实现了全1出0的与非功能
ui
u0
①ui＝0V时，T1截止，T2导通。输出 电压u0＝UDD，高电平；
T1 NMOS
②ui＝UDD时，T1导通，T2截止。输出 电压u0＝0V，低电平。
实现了见0出1、见1出0的非门功能！
T1工作管为N沟道增强型MOS管，T2负 载管为P沟道增强型MOS管，两管的漏极接在一起作为电路 的输出端，两管的栅极接在一起作为电路的输入端，T1、T2 源极与其衬底相连，一个接地，一个接电源。
平UON。典型值为1.4V 。其余参看课本。
2)集电极开路的TTL与非门(OC门) 去掉普通TTL与非门中的T3、T4管，让T5管的集电极开
路，即构成集电极开路的“与非”门。
R1
T1
A B C (Ui)
+5V
R2
T3 T2
R5
T+RU4CC F
OC门的特点是输出门 T5的集电极开路。
T5 (U0)
电平UON(1.4V)，输入高电平噪声容限 UNL=UOFF－UIL，输入低电平电流IIL(1.4mA)，扇出系 数NO(NO越大带负载能力越强)等。
(3)CMOS集成电路
1)CMOS反相器
UDD
PMOS T2
工作原理
如果要使电路中的绝缘栅型场效应管 形成导电沟道，T1的栅源电压必须大于 开开启启电电压压的的值值，，所T2的以栅，源电电源压电必压须UD低D必于 须大于两管开启电压的绝对值之和。
aabb5vtt11tt22tt55ff导通饱和输出f为低电平03v03v03voc门输入有一个为低时tuuccoc门同样可实现与非与非功能oc门的逻辑电路图符号aabbffoc门可实现线与线与逻辑aabbff11ccddff22逻辑功能rrccuucccdabcdab逻辑运算左图所示即利用oc门使输出转换为输出转换为12v12v的电路上述分析可知oc门具有线与线与功能并且在线与的过程中实现了输出对输入的与或非逻辑运算
十进制数(2368)10＝2×103＋3×102＋6×101＋8×100
其中各位上的数码与10的幂相乘表示该位数的实际代表 值，如2×103代表2000，3×102代表300，6×101代表60， 8×100代表8。而各位上的10的幂就是十进制数各位的权。
(3)几种常用计数制的特点
1）十进制计数制的特点
1. 计数制和码制
(1)计数制 表示数时，仅用一位数码往往不够用，必须用进位计数的
方法组成多位数码。多位数码每一位的构成以及从低位到高 位的进位规则称为进位计数制，简称计数制。日常生活中， 人们常用的计数制是十进制，而在数字电路中通常采用的是 二进制，有时也采用八进制和十六进制。
(2)计数制中的两个重要概念 ①基数：各种计数进位制中数码的集合称为基，计数制中用 到的数码个数称为基数。
2)CMOS传输门
CP
工作原理
设高电平为10V，低电平为0V，电源电
TP
压为10V。开启电压为3V。 ① 在CP＝“1”时，若输入电压为0V~7V，
ui
UDD
u0
则TN管的栅源电压不低于3V，因此TN管 导通；若输入电压为3V~10V，则TP管导
TN
通。即在输入电压为0V~10V的范围内，
至少有一个管子是导通的，即u0=ui。此时
①CMOS电路的工作速度比TTL电路低； ②CMOS电路的带负载能力比TTL电路差；
③CMOS电路的集成度比TTL电路的集成度高； ④CMOS电路的抗干扰能力强；
⑤CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几 个μW，中规模集成电路的功耗也不会超过100μW。
⑥CMOS电路的电源电压允许范围较大，约在3~18V；