第一讲数字集成电路质量评价
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
T大规模集成电路（TLSI）：电路等校门：>1000G
继续呢？
TJU. ASIC Center---Arnold Shi
14
集成电路的分类
❖ 按生产目的分类
▪ 通用集成电路（如CPU、存储器等）
▪ 专用集成电路（ASIC）
❖ 按实现方法分类
▪ 全定制集成电路
▪ 半定制集成电路
▪ 可编程逻辑器件
❖功耗、噪声和电迁移的分析工具。
❖针对大规模芯片的阻、容、感提取工具。
❖复杂芯片的验证与测试。
❖良率。
TJU. ASIC Center---Arnold Shi
30
数字设计的质量评价
1
集成电路的成本
2
功能性和稳定性
3
性能（performance）
4
功耗和能耗
TJU. ASIC Center---Arnold Shi
门阵列电路，其完成的逻辑功能可以由用户通过对其可编
程的逻辑结构单元（CLB）进行编程来实现。
❖ 可编程逻辑器件主要有PAL、CPLD、FPGA等几种类型，
在集成度相等的情况下，其价格昂贵，只适用于产品试制
阶段或小批量专用产品。
TJU. ASIC Center---Arnold Shi
23
设计复杂度及费用比较
❖门海（SOG：Sea-of-Gate）——无通道门阵列
（Channellessgate array）：也是采用母片结构，它
可以将没有利用的逻辑门作为布线区，而没有指定固定
的布线通道，以此提高布线的布通率并提高电路性能供
更大规模的集成度。
❖门阵列生产步骤：
❖（1）母片制造
❖（2）用户连接和金属布线层制造
V(y)=V(x)
VM
开关阈值电压
VOL = f (VIH)
VIL
VIH
TJU. ASIC Center---Arnold Shi
V(x)
39
逻辑电平映射到电压范围
可接受的高电平和低电平区域分别由VIH和VIL电平来界定
，代表了VTC曲线上增益为-1的点
"1"
VOH
VIH
V(y)
斜率= -1
VOH
TJU. ASIC Center---Arnold Shi
3
课程介绍
❖ 联系方式: shizaifeng@
❖ 课程讨论区 : ——超大规模集成电路设计
❖ 不选课者不得参加听课和考试 ！！
❖ 国外大学该课程名称：CSE477
TJU. ASIC Center---Arnold Shi
11
TJIC
第一章 集成电路分类
与数字设计的质量评价
TJU. ASIC Center---Arnold Shi
12
集成电路的分类
——集成电路有如下几种分类方法：
➢ 按功能分类：
数字集成电路
模拟集成电路
数、模混合集成电路
➢ 按结构形式和材料分类：
半导体集成电路
膜集成电路（二次集成，分为薄膜和厚膜两类）
4
课程目标
❖ 了解数字集成电路设计的一般方法和流程
❖ 掌握传输线理论和建模分析的方法
❖ 学会设计基本的CMOS组合逻辑和时序逻辑电路，并进行
仿真（Simulation)，学会使用设计和仿真用的EDA工具
❖ 掌握数字系统的时序分类和同步异步设计
❖ 掌握简单运算功能模块的设计
❖ 培养学习数字集成电路设计相关知识的兴趣
单位面积缺陷率
芯片面积
1
芯片成品率
❖ α 取决于制造工艺的复杂性的参数，大约为3
❖ 单位面积缺陷率典型为0.5~1 个/平方厘米
❖ 芯片成本与芯片面积的四次方成正比
TJU. ASIC Center---Arnold Shi
35
集成电路的成本
❖ 固定成本：设计等
❖ 可变成本：部件、封装、测试等
▪ 中规模集成电路(MSI)：电路等效门：50~1K
▪ 大规模集成电路(LSI) ：电路等效门：1K~10K
▪ 超大规模集成电路(VLSI) ：电路等效门：
10K~1000K
▪ 甚大规模集成电路(ULSI)：电路等效门：
1000K~1000M
吉（极）大规模集成电路（GLSI）电路等效门：
>1G
以一定阵列的形式排列在一起，阵列间有规则布线通道，
用以完成门与门之间的连接。
❖ 未进行连线的半成品硅圆片称为“母片”。
TJU. ASIC Center---Arnold Shi
18
半定制集成电路的 “母片”
TJU. ASIC Center---Arnold Shi
19
门海（SOG：Sea-of-Gate）
6
学习方式
❖ 课堂讲授,认真听讲
❖ 课后自学,完成作业
❖ 课件原则上不散发，不对外拷贝
遵德性而道问学
致广大而尽精微
极高明而道中庸
TJU. ASIC Center---Arnold Shi
7
大规模集成电路的设计流程(1)
TJU. ASIC Center---Arnold Shi
8
大规模集成电路的设计流程(2)
TJU. ASIC Center---Arnold Shi
15
全定制集成电路
❖ （Full-Custom Design Approach）——即在晶体管的层次上进行
每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人
工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。
❖ 优点：
26
SoC片上系统
❖System-on-a-Chip，系统级芯片 出现在20世
纪90年代末，采用电子设计自动化（EDA）技术
进行芯片设计，将完整计算机所有不同的功能块
一次直接集成于一颗芯片上。
❖公认的SOC特点：
▪ 由可设计重用的IP核组成
▪ IP核应采用深亚微米以上工艺技术
▪ 有多个MPU、DSP、MCU或其复合的IP核及存储模
▪ 所设计电路的集成度最高
▪ 产品批量生产时单片IC价格最低
▪ 可以用于模拟集成电路的设计与生产
❖ 缺点：
▪ 设计复杂度高/设计周期长
▪ NRE费用高（Non-Recurring
Engineering
）
❖ 应用范围
▪ 集成度极高且具有规则结构的IC（如各种类型的存储器芯片）
▪ 对性能价格比要求高且产量大的芯片（如CPU、通信IC等）
门海和标准单元等。
1
门阵列
（GA：
Gate
Array）
2
3
门海
（Sea-ofGate）
标准单元
（Standa
rd-Cells）
TJU. ASIC Center---Arnold Shi
17
门阵列（GA：Gate Array）
❖ 门阵列（GA：Gate Array）——有通道门阵列
Channeled gate array）：就是将预先制造完毕的逻辑门
▪ 模拟IC/数模混合IC TJU. ASIC Center---Arnold Shi
16
半定制集成电路
❖ 半定制集成电路（Semi-Custom Design Approach）—
—即设计者在厂家提供的半成品基础上继续完成最终的设
计，只需要生成诸如金属布线层等几个特定层次的掩膜。
根据采用不同的半成品类型，半定制集成电路包括门阵列、
➢ 按有源器件及工艺类型分类
双极集成电路（TTL,ECL,模拟IC）
MOS集成电路（NMOS,PMOS,CMOS）
BiMOS集成电路——双极与MOS混合集成电路
TJU. ASIC Center---Arnold Shi
13
集成电路的电路规模
❖ 按集成电路的电路规模分类
▪ 小规模集成电路(SSI) ：电路等效门：10~50
TJU. ASIC Center---Arnold Shi
9
数字电路设计的抽象模型
系统级SYSTEM
模块级MODULE
+
门级GATE
电路级CIRCUIT
Vin
Vout
器件级DEVICE
G
S
n+
TJU. ASIC Center---Arnold Shi
D
n+
10
TJU. ASIC Center---Arnold Shi
TJU. ASIC Center---Arnold Shi
20
无布线通道的门海 (SOG)
TJU. ASIC Center---Arnold Shi
21
半定制集成电路
❖ 标准单元（Standard-Cells）：是指将电路设计中可能经
常遇到的基本逻辑单元的版图按照最佳设计原则，遵照一
定外形尺寸要求，设计好并存入单元库中，需要时调用、
不确定区
VIL
"0"
VOL
斜率= -1
VOL
VIL VIH
TJU. ASIC Center---Arnold Shi
V(x)
40
电容耦合举例
Crosstalk vs. Technology
Pulsed Signal
0.12m CMOS
0.16m CMOS
黑线 quiet
红线 pulsed
0.25m CMOS
Perspective >>
▪ Jan M.Rabey著 ，PRENTICE HALL 清华大学出版
社影印版
❖《REUSE METHODOLOGY MANUAL
FOR SYSTEM -ON-A-CHIP DESIGNS
（THIRD EDITION）》
▪ Michael Keating， Pierre Bricaud，Synopsys, Inc.
参考资料
❖Neil H. E.Weste & Kamram. Eshraghian:第二
版《Principles of CMOS VLSI Design》，
Addison Wesley. Second Edition.
❖<<Digital Integrated circuits A Design
拼接、布线。各基本单元的版图设计遵循“等高不等宽”
的原则。•目前标准单元的单元集成度已经达到VLSI的规
模，用这些单元作为“积木块”，根据接口定义可以“搭
建”成所需的功能复杂的电路
TJU. ASIC Center---Arnold Shi
22
可编程逻辑器件
❖ 可编程逻辑器件——这种器件实际上也是没有经过布线的
25
专用集成电路（ASIC）的设计要求
对ASIC的主要设计要求为：
❖ 设计周期短（Time-to-Market）
❖ 设计正确率高（One-Time-Success）
❖ 速度快
❖ 低功耗、低电压
❖ 可测性好，成品率高
❖ 硅片面积小、特征尺寸小，价格低
TJU. ASIC Center---Arnold Shi
块
TJU. ASIC Center---Arnold Shi
27
SoC 的结构
TJU. ASIC Center---Arnold Shi
28
典型的多媒体处理SoC
TJU. ASIC Center---Arnold Shi
29
VLSI设计业面临的关键问题
❖设计方法学的研究：理论和设计流程。
❖IP核的复用。
TJU. ASIC Center---Arnold Shi
37
功能性和稳定性
电压传输特性
噪声容限
再生性
方向性
功能性
稳定性
扇入和扇出
理想的数字门
抗噪声能力
TJU. ASIC Center---Arnold Shi
38
电压传输特性
表示了输出电压与输入电压的关系
V(x)
V(y)
V(y)
f
VOH = f (VIL)
Glitches strength vs technology
0.35m CMOS
TJU. ASIC Center---Arnold Shi
❖ 承担起中华民族伟大复兴的神圣使命，为大力发展中国集
成电路产业贡献力量。
TJU. ASIC Center---Arnold Shi
5
课程安排
❖集成电路质量评价
❖导线
❖CMOS反相器
❖CMOS组合逻辑电路
❖时序逻辑电路
❖数字电路的时序问题
❖运算功能模块的设计
TJU. ASIC Center---Arnold Shi
❖几种集成电路类型设计复杂度及费用比较
▪
▪
▪
▪
Full Custom
Standard Cell
Gate Array
Programmable Logic Device
TJU. ASIC Center---Arnold Shi
24
不同产量时成本与设计方法的关系
TJU. ASIC Center---Arnold Shi
固定成本
每个集成电路成本
可变成本
产量
芯片成本
测试成本
封装成本
可变成本
最终测试成品率
晶圆成本
芯片成本
每个晶圆的芯片数 芯片成品率
TJU. ASIC Center---量评价
1
集成电路的成本
2
功能性和稳定性
3
性能（performance）
4
功耗和能耗
31
晶圆（ Silicon Wafer ）
Single die
Wafer
TJU. ASIC Center---Arnold Shi
32
一个集成电路常称为Die
TJU. ASIC Center---Arnold Shi
33
TJU. ASIC Center---Arnold Shi
34
芯片成品率
继续呢？
TJU. ASIC Center---Arnold Shi
14
集成电路的分类
❖ 按生产目的分类
▪ 通用集成电路（如CPU、存储器等）
▪ 专用集成电路（ASIC）
❖ 按实现方法分类
▪ 全定制集成电路
▪ 半定制集成电路
▪ 可编程逻辑器件
❖功耗、噪声和电迁移的分析工具。
❖针对大规模芯片的阻、容、感提取工具。
❖复杂芯片的验证与测试。
❖良率。
TJU. ASIC Center---Arnold Shi
30
数字设计的质量评价
1
集成电路的成本
2
功能性和稳定性
3
性能（performance）
4
功耗和能耗
TJU. ASIC Center---Arnold Shi
门阵列电路，其完成的逻辑功能可以由用户通过对其可编
程的逻辑结构单元（CLB）进行编程来实现。
❖ 可编程逻辑器件主要有PAL、CPLD、FPGA等几种类型，
在集成度相等的情况下，其价格昂贵，只适用于产品试制
阶段或小批量专用产品。
TJU. ASIC Center---Arnold Shi
23
设计复杂度及费用比较
❖门海（SOG：Sea-of-Gate）——无通道门阵列
（Channellessgate array）：也是采用母片结构，它
可以将没有利用的逻辑门作为布线区，而没有指定固定
的布线通道，以此提高布线的布通率并提高电路性能供
更大规模的集成度。
❖门阵列生产步骤：
❖（1）母片制造
❖（2）用户连接和金属布线层制造
V(y)=V(x)
VM
开关阈值电压
VOL = f (VIH)
VIL
VIH
TJU. ASIC Center---Arnold Shi
V(x)
39
逻辑电平映射到电压范围
可接受的高电平和低电平区域分别由VIH和VIL电平来界定
，代表了VTC曲线上增益为-1的点
"1"
VOH
VIH
V(y)
斜率= -1
VOH
TJU. ASIC Center---Arnold Shi
3
课程介绍
❖ 联系方式: shizaifeng@
❖ 课程讨论区 : ——超大规模集成电路设计
❖ 不选课者不得参加听课和考试 ！！
❖ 国外大学该课程名称：CSE477
TJU. ASIC Center---Arnold Shi
11
TJIC
第一章 集成电路分类
与数字设计的质量评价
TJU. ASIC Center---Arnold Shi
12
集成电路的分类
——集成电路有如下几种分类方法：
➢ 按功能分类：
数字集成电路
模拟集成电路
数、模混合集成电路
➢ 按结构形式和材料分类：
半导体集成电路
膜集成电路（二次集成，分为薄膜和厚膜两类）
4
课程目标
❖ 了解数字集成电路设计的一般方法和流程
❖ 掌握传输线理论和建模分析的方法
❖ 学会设计基本的CMOS组合逻辑和时序逻辑电路，并进行
仿真（Simulation)，学会使用设计和仿真用的EDA工具
❖ 掌握数字系统的时序分类和同步异步设计
❖ 掌握简单运算功能模块的设计
❖ 培养学习数字集成电路设计相关知识的兴趣
单位面积缺陷率
芯片面积
1
芯片成品率
❖ α 取决于制造工艺的复杂性的参数，大约为3
❖ 单位面积缺陷率典型为0.5~1 个/平方厘米
❖ 芯片成本与芯片面积的四次方成正比
TJU. ASIC Center---Arnold Shi
35
集成电路的成本
❖ 固定成本：设计等
❖ 可变成本：部件、封装、测试等
▪ 中规模集成电路(MSI)：电路等效门：50~1K
▪ 大规模集成电路(LSI) ：电路等效门：1K~10K
▪ 超大规模集成电路(VLSI) ：电路等效门：
10K~1000K
▪ 甚大规模集成电路(ULSI)：电路等效门：
1000K~1000M
吉（极）大规模集成电路（GLSI）电路等效门：
>1G
以一定阵列的形式排列在一起，阵列间有规则布线通道，
用以完成门与门之间的连接。
❖ 未进行连线的半成品硅圆片称为“母片”。
TJU. ASIC Center---Arnold Shi
18
半定制集成电路的 “母片”
TJU. ASIC Center---Arnold Shi
19
门海（SOG：Sea-of-Gate）
6
学习方式
❖ 课堂讲授,认真听讲
❖ 课后自学,完成作业
❖ 课件原则上不散发，不对外拷贝
遵德性而道问学
致广大而尽精微
极高明而道中庸
TJU. ASIC Center---Arnold Shi
7
大规模集成电路的设计流程(1)
TJU. ASIC Center---Arnold Shi
8
大规模集成电路的设计流程(2)
TJU. ASIC Center---Arnold Shi
15
全定制集成电路
❖ （Full-Custom Design Approach）——即在晶体管的层次上进行
每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人
工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。
❖ 优点：
26
SoC片上系统
❖System-on-a-Chip，系统级芯片 出现在20世
纪90年代末，采用电子设计自动化（EDA）技术
进行芯片设计，将完整计算机所有不同的功能块
一次直接集成于一颗芯片上。
❖公认的SOC特点：
▪ 由可设计重用的IP核组成
▪ IP核应采用深亚微米以上工艺技术
▪ 有多个MPU、DSP、MCU或其复合的IP核及存储模
▪ 所设计电路的集成度最高
▪ 产品批量生产时单片IC价格最低
▪ 可以用于模拟集成电路的设计与生产
❖ 缺点：
▪ 设计复杂度高/设计周期长
▪ NRE费用高（Non-Recurring
Engineering
）
❖ 应用范围
▪ 集成度极高且具有规则结构的IC（如各种类型的存储器芯片）
▪ 对性能价格比要求高且产量大的芯片（如CPU、通信IC等）
门海和标准单元等。
1
门阵列
（GA：
Gate
Array）
2
3
门海
（Sea-ofGate）
标准单元
（Standa
rd-Cells）
TJU. ASIC Center---Arnold Shi
17
门阵列（GA：Gate Array）
❖ 门阵列（GA：Gate Array）——有通道门阵列
Channeled gate array）：就是将预先制造完毕的逻辑门
▪ 模拟IC/数模混合IC TJU. ASIC Center---Arnold Shi
16
半定制集成电路
❖ 半定制集成电路（Semi-Custom Design Approach）—
—即设计者在厂家提供的半成品基础上继续完成最终的设
计，只需要生成诸如金属布线层等几个特定层次的掩膜。
根据采用不同的半成品类型，半定制集成电路包括门阵列、
➢ 按有源器件及工艺类型分类
双极集成电路（TTL,ECL,模拟IC）
MOS集成电路（NMOS,PMOS,CMOS）
BiMOS集成电路——双极与MOS混合集成电路
TJU. ASIC Center---Arnold Shi
13
集成电路的电路规模
❖ 按集成电路的电路规模分类
▪ 小规模集成电路(SSI) ：电路等效门：10~50
TJU. ASIC Center---Arnold Shi
9
数字电路设计的抽象模型
系统级SYSTEM
模块级MODULE
+
门级GATE
电路级CIRCUIT
Vin
Vout
器件级DEVICE
G
S
n+
TJU. ASIC Center---Arnold Shi
D
n+
10
TJU. ASIC Center---Arnold Shi
TJU. ASIC Center---Arnold Shi
20
无布线通道的门海 (SOG)
TJU. ASIC Center---Arnold Shi
21
半定制集成电路
❖ 标准单元（Standard-Cells）：是指将电路设计中可能经
常遇到的基本逻辑单元的版图按照最佳设计原则，遵照一
定外形尺寸要求，设计好并存入单元库中，需要时调用、
不确定区
VIL
"0"
VOL
斜率= -1
VOL
VIL VIH
TJU. ASIC Center---Arnold Shi
V(x)
40
电容耦合举例
Crosstalk vs. Technology
Pulsed Signal
0.12m CMOS
0.16m CMOS
黑线 quiet
红线 pulsed
0.25m CMOS
Perspective >>
▪ Jan M.Rabey著 ，PRENTICE HALL 清华大学出版
社影印版
❖《REUSE METHODOLOGY MANUAL
FOR SYSTEM -ON-A-CHIP DESIGNS
（THIRD EDITION）》
▪ Michael Keating， Pierre Bricaud，Synopsys, Inc.
参考资料
❖Neil H. E.Weste & Kamram. Eshraghian:第二
版《Principles of CMOS VLSI Design》，
Addison Wesley. Second Edition.
❖<<Digital Integrated circuits A Design
拼接、布线。各基本单元的版图设计遵循“等高不等宽”
的原则。•目前标准单元的单元集成度已经达到VLSI的规
模，用这些单元作为“积木块”，根据接口定义可以“搭
建”成所需的功能复杂的电路
TJU. ASIC Center---Arnold Shi
22
可编程逻辑器件
❖ 可编程逻辑器件——这种器件实际上也是没有经过布线的
25
专用集成电路（ASIC）的设计要求
对ASIC的主要设计要求为：
❖ 设计周期短（Time-to-Market）
❖ 设计正确率高（One-Time-Success）
❖ 速度快
❖ 低功耗、低电压
❖ 可测性好，成品率高
❖ 硅片面积小、特征尺寸小，价格低
TJU. ASIC Center---Arnold Shi
块
TJU. ASIC Center---Arnold Shi
27
SoC 的结构
TJU. ASIC Center---Arnold Shi
28
典型的多媒体处理SoC
TJU. ASIC Center---Arnold Shi
29
VLSI设计业面临的关键问题
❖设计方法学的研究：理论和设计流程。
❖IP核的复用。
TJU. ASIC Center---Arnold Shi
37
功能性和稳定性
电压传输特性
噪声容限
再生性
方向性
功能性
稳定性
扇入和扇出
理想的数字门
抗噪声能力
TJU. ASIC Center---Arnold Shi
38
电压传输特性
表示了输出电压与输入电压的关系
V(x)
V(y)
V(y)
f
VOH = f (VIL)
Glitches strength vs technology
0.35m CMOS
TJU. ASIC Center---Arnold Shi
❖ 承担起中华民族伟大复兴的神圣使命，为大力发展中国集
成电路产业贡献力量。
TJU. ASIC Center---Arnold Shi
5
课程安排
❖集成电路质量评价
❖导线
❖CMOS反相器
❖CMOS组合逻辑电路
❖时序逻辑电路
❖数字电路的时序问题
❖运算功能模块的设计
TJU. ASIC Center---Arnold Shi
❖几种集成电路类型设计复杂度及费用比较
▪
▪
▪
▪
Full Custom
Standard Cell
Gate Array
Programmable Logic Device
TJU. ASIC Center---Arnold Shi
24
不同产量时成本与设计方法的关系
TJU. ASIC Center---Arnold Shi
固定成本
每个集成电路成本
可变成本
产量
芯片成本
测试成本
封装成本
可变成本
最终测试成品率
晶圆成本
芯片成本
每个晶圆的芯片数 芯片成品率
TJU. ASIC Center---量评价
1
集成电路的成本
2
功能性和稳定性
3
性能（performance）
4
功耗和能耗
31
晶圆（ Silicon Wafer ）
Single die
Wafer
TJU. ASIC Center---Arnold Shi
32
一个集成电路常称为Die
TJU. ASIC Center---Arnold Shi
33
TJU. ASIC Center---Arnold Shi
34
芯片成品率