600V超结MOSFET的设计及制造

600V超结MOSFET的设计及制造
摘要：为满足大功率LED照明驱动IC的需求，基于6英寸产线设计并制造出管芯面积为3mm2的600V/4A 超结MOS晶体管。

本产品采用多层外延技术，设计制作晶胞间距20um，达成击穿电压高于650V、导通阻抗小于 2.5 ohm-mm2、Vth约3-5V、Coss：11pF、QG：9.6nC、QGD：6.4nC。

关键词：超结；多层外延；晶胞间距
1 引言
功率半导体器件市场需求旺盛，新型功率半导体器件功率半导体包括功率MOSFET、快恢复二极管、肖特基二极管、可控硅、IGBT、功率模块以及双极晶体管等。

功率半导体器件覆盖几乎所有领域，得益于4C产业，即通讯（Communication）、计算机（Computer）、消费类电子（Consumer）、汽车（Car）等等。

以功率半导体器件为基础的电力电子技术已深入到国民经济、日常生活和军事装备的各个方面。

2 器件原理和结构
对于常规VDMOS器件结构，Rdson与BV存在矛盾关系，要想提高BV，都是从减小EPI参杂浓度着手，但是外延层又是正向电流流通的通道，EPI参杂浓度减小了，电阻必然变大，Rdson增大。

所以对于普通VDMOS，两者矛盾不可调和。

SJ MOSFET与标准型MOSFET的结构差异及电场分布差异。

在达到charge balance的条件之下，SJ MOSFET在drfit region之电场强度几乎可维持定值，因此可耐较高的崩溃电压（Breakdown volatge，BV）。

同时，我们也可以藉由掺雜较浓的掺杂源（dopant）来降低导通电阻。

目前国外多家功率组件公司持续投入SJ MOSFET的开发。

以产品技术定位来看，GaN、SiC、及Silicon MOSEFT与IGBT各有其优势领域，但高压、高速的双赢优点往往鱼与熊掌不可兼得。

唯独SJ MOSFET在速度与耐压二者之间较易取得杠杆平衡。

3 工艺设计及制造
表一一般用于评估功率MOSFET技术开发的FOM
表一列举了一般用于评估先进的功率MOSFET技术研发的FOM。

前三项性能指针（QG、QGD、QOSS）已广泛用于评估技术的适用性，亦即，须尽可能减少单位面积上的RDS（on）值（即Sp.RDS（on）），以确保芯片在有限的封装尺寸内可达成最高的功效。

对于特定的RDS（on），设计时需要尽量降低MOSFET 的寄生电容CGS和CGD，以降低开关的损耗。

降低输出电容（COSS）的同时，亦可以有效地减少储存电力数十%。

另外，经过改良的本体二极管，在对抗硬式
整流（hard commutation）时，亦可展现出高度的耐变性，并可减少逆向回复电荷。

调整产品的闸级电阻的设计以维持平衡，亦可避免电源供应切换时出现刺穿电压及电流斜率。

4 实验结果
Cell pitch 16mm SJ MOSFET崩溃电压为678V、Rsp：2.45 ohm-mm2、Vth：3.54V、QG：6.2nC、QGD：3.3nC、COSS：11pF
G1样品可靠度验证由客户验证HTRB/HTGB 1000小时通过。

5 结束语
本案如期完成设计G1 Pitch 20m，600V 4A Rsp 可到达 2.5 ohm-mm2 并且产出样品完成AC参数COSS，QG，QGD测试，其结果均符合项目规格。

样品经过客户做后段终端应用测试效能及EMI测试验证通过后，可靠度（HTRB/HTGB）验证已经通过1000小时认证。