计算机组成原理 形考任务5答案
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（ 通用寄存器 ）。
“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及微操作信号序列如下：“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（ 通用寄存器 ）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及微操作信号序列如下：3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。
计算机组成原理第五章答案
计算机组成原理第五章答案1. 概述本文档为计算机组成原理第五章的答案总结，主要涵盖了第五章的核心概念和问题解答。
本章主要讨论了计算机的存储器层次结构和存储管理的相关内容。
2. 存储器层次结构存储器层次结构指的是一系列不同速度、容量和成本的存储设备，按照存储访问时间的大小排列成一种层次结构。
通常由以下几个层次组成：1.高速缓存（Cache）：位于CPU内部，容量较小但速度非常快，用来暂时存放从内存中读取的指令和数据。
2.主存储器（Main Memory）：位于CPU外部，容量较大但速度相对较慢，用来存放程序运行时需要的指令和数据。
3.辅助存储器（Auxiliary Storage）：位于计算机外部，包括硬盘、磁带等设备，容量较大但速度较慢，用来长期存储大量的数据和程序。
4.寄存器（Register）：位于CPU内部，容量非常小但速度非常快，用来存储CPU正在执行的指令和数据。
存储器层次结构的设计原则是利用成本较低的存储器来提供更大的容量，同时保证需要最频繁访问的数据能够在速度最快的存储器中找到。
3. 存储管理存储管理是指对计算机中的存储器进行组织和管理的过程，主要包括内存分配、地址映射和存储保护等方面。
3.1 内存分配内存分配是指将程序运行所需的内存空间分配给程序的过程。
常用的内存分配方式包括静态分配和动态分配。
•静态分配：在程序编译或装载时确定程序所需的内存空间大小，并为其分配相应的内存空间。
静态分配的优点是效率高，但缺点是浪费内存资源，不能适应较大程序的需求。
•动态分配：在程序运行时根据需要动态的分配和释放内存空间。
常见的动态分配方式有堆和栈两种方式。
堆分配是通过一些内存管理函数来进行的，栈分配则是通过操作系统提供的栈实现的。
动态分配的优点是灵活性高，适应性强，但容易产生内存泄漏等问题。
3.2 地址映射地址映射是指将程序中的逻辑地址（虚拟地址）转换成物理地址的过程。
常见的地址映射方式有两级映射和页式映射。
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl图，其含义是将寄存器Rl的内容传送至(R2)作信号序列。
STO R1, (R2)，R0”的指令周期流程图，中，标出各微操作控制信LAD (R3), R05．如果在一个解：取节拍脉冲；由于要输出3个节拍脉冲信号，而T4个C2、C3；并令6．假设某机器有其中有一条取指32位，所以控存容量M S3 S2 S1 C来控制执行不同的算术运算和逻辑y为二进制变量，φ为0或l任选。
试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，S l解：由表可列如下逻辑方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Fy8．某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。
a—j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段仅限为e f h d i jf h i bg j9．微地址转移逻辑表达式如下：μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位，P1和P2为判别标志，C为进位标志，IR5和IR6为指令寄存器的相应位，T4为时钟周期信号。
说明上述逻辑表达式的含义，画出微地址转移逻辑图。
解：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR0·T4+P2·C·T4用触发器强置端(低有效)修改，前5个表达式用“与非”门实现，最后1个用“与或非”门实现μA2、μA1、μA0触发器的微地址转移逻辑图如下：（其他略）ALU，移位器，主存M，主存数据寄存器MDR，主，指令寄存器IR，通用寄存器R0 R3，暂存器C和D。
国开电大计算机组成原理形考任务5参考答案
国开电大计算机组成原理形考任务5参考答案题目1.下列部件（设备）中，存取速度最快的是______。
A.光盘存储器B。
CPU的寄存器C.软盘存储器D.硬盘存储器答案】：CPU的寄存器题目2.某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为______。
A。
23B。
25C。
50D。
20答案】：20题目3.在主存和CPU之间增加Cache的目的是______。
A.扩大主存的容量B.增加CPU中通用寄存器的数量C.解决CPU和主存之间的速度匹配D.代替CPU中的寄存器工作答案】：解决CPU和主存之间的速度匹配题目4.RAM芯片串联的目的是，并联的目的是A.增长存储器字长，提高存储器速率B.增长存储单元数目，增长存储器字长C.提高存储器速率，增长存储单元数目D.降低存储器的平均价格，增加存储器字长答案】：增长存储单元数目，增长存储器字长题目5.和辅助存储器相比，主存储器的特性是。
A.容量小，速率快，成本高B.容量小，速度快，成本低C.容量小，速度慢，成本高D.容量大，速率快，成本高答案】：容量小，速率快，成本高题目6.采用虚拟存储器的目的是为了。
A.给用户提供比主存容量大得多的物理编程空间B.给用户提供比主存容量大得多的逻辑编程空间C.提高主存的速度D.扩大辅存的存取空间答案】：给用户提供比主存容量大得多的逻辑编程空间题目7.停电后存储的信息将会丧失。
A.静态存储器B.静态存储器C.高速缓冲存储器D.只读存储器答案】：静态存储器；动态存储器；高速缓冲存储器题目8.对主存储器的基本操作包括_______。
A.读出信息B.写入信息C.清除信息D.转移信息。
2020年国家开放大学《计算机组成原理》形考任务（1-6）试题答案解析
2020年国家开放大学《计算机组成原理》形考任务（1-6）试题答案解析国家开放大学最新《计算机组成原理》形考任务（1-6）试题答案解析形考任务 1（红色标注选项为正确答案，请用 Ctrl+F 查找答案）一、单项选择题（每小题6分，共36分）题目1正确获得6.00分中的6.00分未标记标记题目题干下列数中最小的数是。
选择一项：A. （1010011）2B. （42）8C. （10011000）BCDD. （5A）16题目2正确获得6.00分中的6.00分未标记标记题目题干某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。
选择一项：A.B.C.D.题目3正确获得6.00分中的6.00分未标记标记题目题干两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。
选择一项：A. 会产生溢出B. 也有可能产生溢出C. 不一定会产生溢出D. 一定不会产生溢出题目4正确获得6.00分中的6.00分未标记标记题目题干已知[X]原=010100，[X]反= 。
选择一项：A. 010100B. 001011C. 101011D. 101100正确获得6.00分中的6.00分未标记标记题目题干已知[X]原=110100，[X]补= 。
选择一项：A. 110100B. 001011C. 101011D. 101100题目6正确获得6.00分中的6.00分未标记标记题目题干已知[X]原=110100，[X]移= 。
选择一项：A. 101100B. 001100C. 101011D. 011011未标记标记题目信息文本二、多项选择题（每小题9分，共36分）题目7正确获得9.00分中的9.00分未标记标记题目机器数中，零的表示形式不唯一的是_____。
选择一项或多项：A. 原码B. 补码C. 移码D. 反码题目8正确获得9.00分中的9.00分未标记标记题目题干ASCII编码_____。
计算机组成原理习题答案第五章
对阶之后，尾数相加和相减。
相加：１１．０１１１１０
＋１１．１００００１
１０．１１１１１１
需右规一次，［X＋Y］浮＝０１１０；１．０１１１１１
所以X＋Y＝２１１０×（－０．１００００１）
相减：１１．０１１１１０
＋００．０１１１１１
１１．１１１１０１
需左规４次，［X－Y］浮＝０００１；１．０１００００
④
１５
１６
１７
１８
１９１１０００
１１００１
１１０１０
１１０１１
１１１００１０１０１
１０１１０
１０１１１
１１０００
１１００１
若A≥５，B≥５，
则＋３校正
①和在０～４范围内，不用校正，结果正确。
②和在６～９范围内，当A＜５，B＜５，需＋３校正，而当A＜５，B≥５或A≥５，B＜５
时，不需校正。故校正函数为：
１/４X补＝１．１１１１００１，［４X］补＝１．００１１０００
（４）１．００００１１１
１/４X补＝１．１１００００１，［４X］补＝１．００１１１００
5．证明在全加器里，进位传递函数P＝A i＋Bi＝Ai⊕Bi。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位
的进位。进位表达式为
相加：００．０１０１１０
＋１１ ．０１１０００
１１．１０１１１０
需左规一次，［X＋Y］浮＝１０１１；１．０１１１００
所以X＋Y＝２－１０１×（－０．１００１００）
相减：００．０１０１１０
＋００．１０１０００
００．１１１１１０
所以X－Y＝２－１００×０．１１１１１０
（３）X＝２－０１１×０．１０１１００，Y＝２－００１×（－０．１１１１００）
计算机组成原理第5章习题参考答案
第5 章习题参考答案第5 章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（IR）；(2)保存当前正在执行的指令地址的寄存器是（AR）(3)算术逻辑运算结果通常放在（DR）和（通用寄存器）。
2．参见图 5.15 的数据通路。
画出存数指令“ STO Rl， (R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下：STO R1, (R2)(PC)→ARPC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R2) → AR R2O , G, AR i(R1) → DR R1O , G, DR i(DR) → M R/W=W~3．参见图 5.15 的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将 (R3)为地址主存单元的内容取至寄存器 R2 中，标出各微操作控制信号序列。
解：LAD R3, (R0) 的指令流程图及为操作信号序列如下：LAD (R3), R0(PC)→ AR PC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R3) → AR R3O , G, AR i(M) → DR R/W=R(DR) → R0DR O , G, R0i~4．假设主脉冲源频率为 10MHz，要求产生 5 个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个 CPU 周期中要产生 3 个节拍脉冲；T l＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。
解：取节拍脉冲 T l、 T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为 200ns，即，其频率为 5MHz. ；由于要输出 3 个节拍脉冲信号，而 T3的宽度为 2 个时钟周期，也就是一个节拍电位的时间是 4 个时钟周期，所以除了 C4外，还需要 3 个触发器—— C l、C2、C3；并令T1C 1C2；T1C 2C3；T3C1 C 3，由此可画出逻辑电路图如下：6．假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所有指令公用的。
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图的数据通路。
画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及微操作信号序列如下：STO R1, (R2)R/W=RDR O, G, IR iR2O, G, AR iR1O, G, DR iR/W=W3．参见图的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：PC O , G, AR i R/W=R DR O , G, IR iR 3O , G, AR i DR O , G, R 0iR/W=R LAD (R3), R04．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
计算机组成原理第五章答案
微指令地址采用断定方式。请问；
(1)微指令的三个字段分别应为多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。
解：
(1)因为容量为512*48位，所以下址字段需用9位，控制微程序转移的条件有4
个，所以判别测试字段需4位或（3位译码），因此操作控制字段的位数48-9-4=35
制字段，现控制字段仅限于8位，那么，为了压缩控制字段的长度，必须设法
把一个微指令周期中的互斥性微命令组合在一个小组中，进行分组译码。
经分析，(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同时
出现的互斥信号，所以可将其通过2:4译码后输出三个微命令信号(00表示该组
(1)请将各逻辑部件组成一个数据通路，并标明数据流动方向。
(2)画出“ADD R1，R2”指令的指令周期流程图。
解：
(1)设该系统为单总线结构，暂存器C和D用于ALU的输入端数据暂存，移位
器作为ALU输出端的缓冲器，可对ALU的运算结果进行附加操作，则数据通
路可设计如下：
&#DRR0R1R2R3
试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，
S2，Sl，C的逻辑表达式。
指令码MS3S2S1C
A, B00110
H, D01101
E0010y
F0111y
G1011
解：
由表可列如下逻辑方程
M=G
5
第5章习题参考答案
S3=H+D+F
S2=A+B+D+H+E+F+G
计算机组成原理第五章答案
IR5和IR6为指令寄存器的相应位，T4为时钟周期信号。说明上述逻辑表达式的含义，画出微地址转移逻辑图。
解：
μA5=P3·IR5·T4
μA4=P3·IR4·T4
μA3=P1·IR3·T4
μA2=P1·IR2·T4
μA1=P1·IR1·T4
μA0=P1·IR0·T4+P2·C·T4
用触发器强置端(低有效)修改，前5个表达式用“与非”门实现，最后1个用“与
或非”门实现
μA2、μA1、μA0触发器的微地址转移逻辑图如下：（其他略）
10．某计算机有如下部件，ALU，移位器，主存M，主存数据寄存器MDR，主
存地址寄存器MAR，指令寄存器IR，通用寄存器R0R3，暂存器C和D。
解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所
以总微指令条数为80(4-1)+1=241条微指令，每条微指令32位，所以控存容量
为：24132位
7．某ALU器件是用模式控制码MS3S2S1C来控制执行不同的算术运算和逻辑
操作。下表列出各条指令所要求的模式控制码，其中y为二进制变量，φ为0或l任选。
存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继
微指令地址采用断定方式。请问；
(1)微指令的三个字段分别应为多少位?
(2)画出对应这种微指令格式的微程序控制器逻辑框图。
解：
(1)因为容量为512*48位，所以下址字段需用9位，控制微程序转移的条件有4
个，所以判别测试字段需4位或（3位译码），因此操作控制字段的位数48-9-4=35
解：
3
计算机组成原理第5章部分习题参考答案
第五章部分习题参考答案【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？解：n = log1024 = 10 根。
由于一次可读写8位数据，所以需要8根数据输入输出线。
2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？解：因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。
所以按字编址的寻址范围是0000H ～ 3FFFH 。
若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下：【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。
试求：(1)实现该存储器所需芯片数量(2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：(1)需要16组来构成16K，共需芯片16×8 = 128片(2)需要的地址线总位数是14位。
因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。
1每块板的结构如下图24块板共同组成16K×8存储器的结构图【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。
设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。
解：注：采用全译码方式方案片内地片A0A1A3A2A8A9A7A6A5A4A12A15A14A13A11A1000000000000000004K111111100001111100001000000000004K10001111111111114K00000000100000001 1 1 1 1 1 1 1 1 1 1 1 0 0 1 00 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 4K11111111111111时分别选定，11，为A1200，0110，，恒为，由以上真值表可知，采用全译码方式，A15A140A13 RAM芯片。
国家开放大学《计算机组成原理》形考任务1-6参考答案
国家开放大学《计算机组成原理》形考任务1-6参考答案形考任务1一、单项选择题（每小题6分，共36分）1.下列数中最小的数是。
A. （1010011）2B. （42）8C. （10011000）BCDD. （5A）162.某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。
A.B.C.D.3.两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。
A. 会产生溢出B. 也有可能产生溢出C. 不一定会产生溢出D. 一定不会产生溢出4.已知[X]原=010100，[X]反= 。
A. 010100B. 001011C. 101011D. 1011005.已知[X]原=110100，[X]补= 。
A. 110100B. 001011C. 101011D. 1011006.已知[X]原=110100，[X]移=。
A. 101100B. 001100C. 101011D. 011011二、多项选择题（每小题9分，共36分）1.机器数中，零的表示形式不唯一的是_____。
A. 原码B. 补码C. 移码D. 反码2.ASCII编码_____。
A. 是8位的编码B. 是7位的编码C. 共有128个字符D. 共有256个字符E. 有64个控制字符3.相对补码而言，移码_____。
A. 仅用于表示小数B. 仅用于浮点数的阶码部分C. 仅用于浮点数的尾数部分D. 1表示正号，0表示负号4.当码距d=4时，海明校验码具有_____。
A. 检错能力B. 纠错能力C. 只能发现1位错，但不能纠错D. 能发现1位错，并纠正1位错E. 能发现2位错，并纠正1位错F. 能发现2位错，并纠正2位错三、判断题（每小题7分，共28分）1.定点数的表示范围有限，如果运算结果超出表示范围，称为溢出。
（√）2.浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。
计算机组成原理第5章作业答案
50s后，第三个中断请求到来， CPU正在执行中断程序接收第二个数据， 要到80s时响应；
75s后，第四个中断请求到来，但 此时第三个中断请求还没有响应，则放
在数据缓冲寄存器中的第三个数据来不 及接收，被第四个数据冲掉；
解：中断允许触发器是CPU中 断系统中的一个部件，他起着 开）。
16. 在什么条件和什么时间， CPU可以响应I/O的中断请求？
解：CPU响应I/O中断请求的 条件和时间是：当中断允许状态为 1（EINT=1），且至少有一个中断 请求被查到，则在一条指令执行完 时，响应中断。
而程序中断方式虽然也是通过“程
序”传送数据，但程序仅对I/O传送阶 段进行控制，I/O准备阶段不需要CPU 查询。故CPU此时照样可以运行现行 程序，与I/O并行工作，大大提高了 CPU的工作效率。
31. 假设某设备向CPU传送信息的 最高频率是40 000次/秒，而相应的中断 处理程序其执行时间为40s，试问该外 设是否可用程序中断方式与主机交换信 息，为什么？
I/O接口和I/O端口是两个不同的 概念。一个接口中往往包含若干个端 口，因此接口地址往往包含有若干个 端口地址。
由于I/O设备的物理结构和工作 速率一般与主机差异很大，无法直 接相连，因此通常通过I/O接口进行 连接。
I/O接口分类方法很多，主要有： 按数据传送方式分，有并行接 口和串行接口两种； 按数据传送的控制方式分，有
17. 某系统对输入数据进行取样处理， 每抽取一个输入数据，CPU就要 中断处理一次，将取样的数据存
至存储器的缓冲区中，该中断处 理需P秒。此外，缓冲区内每存储 N个数据，主程序就要将其取出进 行处理，这个处理需Q秒。试问该 系统可以跟踪到每秒多少次中断 请求？
计算机组成原理第5章习题参考答案
第5章习题参考答案1请在括号内填入适当答案。
在CPU中：(1) 保存当前正在执行的指令的寄存器是( IR );(2) 保存当前正在执行的指令地址的寄存器是( AR )(3) 算术逻辑运算结果通常放在( DR )和( 通用寄存器)。
2•参见图5.15的数据通路。
画出存数指令“ STO Rl, (R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下: A总线PC o, G, AR iSTO R1, (R2)R/W=RDR o, G, IR iR20, G, AR iR10, G, DR iR/W=W3•参见图5.15的数据通路，画出取数指令LAD (R3), R0”的指令周期流程图, 其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：LAD (R3), R04.假设主脉冲源频率为10MHz ,要求产生5个等间隔的节拍脉冲, 产生器的逻辑图。
解：(M) — DRPC O , G, AR iR/W=RDR o , G, IR iR 30, G, AR iR/W=RDR o , G, R oi试画出时序5.如果在一个CPU周期中要产生3个节拍脉冲；T尸200ns,T2=400ns,T3=200ns, 试画出时序产生器逻辑图。
解：取节拍脉冲T i、T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns, 即,其频率为5MHz.;由于要输出3个节拍脉冲信号，而T3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C4外，还需要3个触发器一一C i、C2、C3；并令T1 = C1 C2；「=C2”C3；T3 = C1 C 3，由此可画出逻辑电路图如下:CLR6•假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
国开形成性考核02151《计算机组成原理》形考任务(1-6)试题及答案
国开形成性考核《计算机组成原理》形考任务Q-6）试题及答案（课程ID : 02151 ,整套相同，祝同学们取得优异成绩!）形考任务（工）一、单项选择题（每小题6分，共36分）题目L下列数中最小的数是（B）o[A] ： (1010011) 2⑻：(42) 8[C]： (10011000) BCD[D]： (5A) 16题目2、某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为（C）,最小负小数为（C）o [A] ：-（1-2-15）⑻：+（2”-叽-（1 -2-16）[D]-（1-2叱题目3、两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时（D）o[A]：会产生溢出[B]：也有可能产生溢出[C]：不一定会产生溢出[D]：一定不会产生溢出题目4、已知凶原二010100,凶反二（A）o[A]： 010100[B]： 001011[C]： 101011[D]： 101100题目5、已知凶原二110100,凶补二（D）o[A]： 110100[B]： 001011[C]： 101011[D]： 101100题目6、已知凶原二110100,凶移二（B）o[A]： 101100[B]： 001100[C]： 101011[D]： 011011二、多项选择题（每小题9分，共36分）题目7、机器数中，零的表示形式不唯一的是（ACD）O[A]：原码[B]：补码[C]：移码[D]：反码题目8、ASCII编码（BC）o[A]：是8位的编码[B]:是7位的编码[C]：共有128个字符[D]：共有256个字符[E]：有64个控制字符题目9、相对补码而言，移码（BD）O[A]:仅用于表示小数[B]:仅用于浮点数的阶码部分[C]:仅用于浮点数的尾数部分[D] ：1表示正号，0表示负号题目10、当码距d=4时，海明校验码具有（ABDF）O[A]：检错能力[B]：纠错能力[C]：只能发现1位错，但不能纠错[D]：能发现1位错，并纠正1位错[E]：能发现2位错，并纠正1位错[F]：能发现2位错，并纠正2位错三、判断题（每小题7分，共28分）题目11、定点数的表示范围有限，如果运算结果超出表示范围，称为溢出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
对主存储器的基本操作包括_______。A.读出信息B.写入信息
判断题
题目9
存储芯片中包括存储体、读写电路、地址译码电路和控制电路。( )对
题目10
使用高速缓存是为了提高主存的容量。( )对
题目11
使用高速缓存是为了提高主存的容量。( )错
题目12
在Cache的地址映像中，全相联映像是指主存中的任意一字块均可映像到Cache内任意一字块位置的一种映像方式。( )对
题目4
RAM芯片串联的目的是，并联的目的是B.增加存存储器相比，主存储器的特点是。A.容量小，速度快，成本高
题目6
采用虚拟存储器的目的是为了。B.给用户提供比主存容量大得多的逻辑编程空间
多选题
题目7
停电后存储的信息将会丢失。A.静态存储器B.动态存储器C.高速缓冲存储器
计算机组成原理形考任务5参考答案
单选题
题目1
下列部件（设备）中，存取速度最快的是______。B. CPU的寄存器
题目2
某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为______。D. 20
题目3
在主存和CPU之间增加Cache的目的是______。C.解决CPU和主存之间的速度匹配