CH5存储器

1字节=8 bit；1KB=210字节=1024字节；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。
2. 最大存取时间： ——访问一次存储器（对指定单元写入或读出）所需要的时间，
这个时间的上限值即最大存取时间，一般为十几ns到几百ns。 从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间
地址总线余下的高位地址线经译码后，做各存储芯片的片选。
通常IO/M信号也参与片选译码。
低位地址线A12~A0直接接在存储芯片上，寻址片内 8K单元； 次高位地址线A15~A13译码后产生片选信号区分 4个存储芯片；
最高位地址线A19~A16及IO/M用作片选信号有效的使能控制。
实际应用中，存储器芯片的片选信号可根据需要选择上述某 种方法或几种方法并用。
这样，32K的地址范围在4个芯片中的分配为：
8K×8芯片 0＃ 1＃ 2＃ 3＃
A14 A13
0 0 1 1 0 1 0 1
A12～A0
0…00至1…11 0…00至1…11 0…00至1…11 0…00至1…11
地址范围
0000H—1FFFH 2000H—3FFFH 4000H—5FFFH 6000H—7FFFH
注意：
软件上必须保证这些片选线每次寻址时只能有一位有效，决不允 许多于一位同时有效。
第5章 半导体存贮器
例：用4片6264构成32K×8的存贮区。
1. 全译码法 ——高位地址线A19~A13全部参加译码，产生6264的片选信号。
整个32K×8存储器的地址范围： 00000H— 07FFFH 次高位地址线 A 15~A13译码后产生 仅占用 容量的 8088 1M 32K地址范围。 片选信号区分4个存储芯片； 地址唯一实现 地址唯一实现 最高位地址线A19~A地址连续 全译码的优点 16及IO/M用作 地址连续 全译码的优点 片选信号有效的使能控制。 便于扩充 便于扩充
0
0
1
1
1
0
0
×
读
写
Dout
Din
第5章 半导体存储器
6264SRAM与CPU的连接
D0~D7 A0 • • • A12 MEMW MEMR 高位地 址信号 • • • 译码 电路
• • •
D0~D7 A0 • • • A12 WE OE CS1 CS2
第5章 半导体存储器
3-8译码器74LS138

第5章 半导体存储器
5.2 随机存取存储器(RAM)
5.2.1 静态RAM（SRAM）
第5章 半导体存储器
二、典型芯片 1. 6264引脚及其含义
第5章 半导体存储器
2. 工作方式 HM6264BL工作方式真值表（功能表）。
HM6242BL工作方式
CS1 1 × 0 CS2 × 0 1 WE × × 1 OE × × 1 工作方式 低功耗 低功耗 输出禁止 I/O信号 高阻 高阻 高阻
第5章 半导体存储器
第5章 半导体存储器
5.1 半导体存储器概述
作用：存放待加工的原始数据和中间计算结果以及系统或 用户程序等。 目前计算机内存基本上采用半导体存储器。
第5章 半导体存储器
5.1.1 半导体存储器的性能指 标 1. 容量：指一个存储器芯片能存储的二进制信息。 存储器芯片容量=存储单元数×每单元的数据位数 例：6264 8KB = 8K × 8bit 6116 2KB = 2K × 8bit
1 1 1 1 1 1 1 0 0 0 0 0 0 0
输
G1 G2A G2B 0 0 0 0 0 0 0
入
C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1
输
1 1 1 1 0 1 1 1 1 1 0 1 1 1
用户扩展存储器地 址空间的范围决定 注：MEMW=IO/M+WR 了存储芯片的片选 信号的实现方式。
地址总线余下的高位地址 线经译码后，做各存储芯 片的片选。通常IO/M信号 也参与片选译码.
MEMR=IO/M+RD
第5章 半导体存贮器
用户扩展存储器地址空间的范围决定了存储芯片的片选信号的
实现方式。
从应用角度可分为两大类：
随机存取存储器 （RAM） 半导体存储器 （Memory）
RAM具有易失性，可读，可写，常用于存放数据、中间结果等。 ROM在程序执行时只能读不能写。常用于存放程序或不易变的数据。 掩膜ROM不可改写。 可编程PROM、EPROM、E2PROM及FLASH在 一定条件下可改写。
（20~15） 5
特点： ① 线选法也有地址重叠区。 ② 地址不连续，但简单。
第5章 半导体存贮器
例：用线选法产生4片6264 （0#～3#） 片选信号： A16～A13用作片选， A19～A17未用， 其它信号（数据线，读写信号）的 连接同图5-18。 这时，32K存储器的基本地址范围为：
芯片
0＃
8K×16bit 8K×8bit
=2（片）
方法—— 两个芯片的地址线、片选信号 及读/写控制线分别互连； 两个芯片的数据线各自独立， 一片作低8位（D0~D7）, 另一片 作高8位（D8~D15）。 即，每个16位数据的高、低字 节 分别存于两个芯片，一次读/写 操作同时访问两个芯片中的同地 址单元。具体连接如右。
出
1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
1
0 × ×
0
0
1 1 1
××× ××× ×××
0
1 1 1
1 1
1 1 1 1 1 1
1
1 1 1
1
1 1 1
1 1 1
1 1 1 1 1 1 1 1 1
ቤተ መጻሕፍቲ ባይዱ
74LS138引脚功能
第5章 半导体存储器
5.4 存储器连接与扩充
若用存贮芯片构成存贮系统，或对已有的存 贮系统进行容量扩充时，需要通过总线将RAM、 ROM芯片同CPU连接起来，并使之协调工作。
需考虑的问题 ① 总线连接（AB、CB、DB） ② 时序配合 ③ 驱动能力
第5章 半导体存贮器
一、位数扩充 例：用8K×8bit的6264扩充形成8K×16bit的芯片组，所需芯片：
A19~A17
000
A16~A13
0111
A12……A0
00…0至11…1
地址范围
0E000H~0FFFFH
1＃
2＃ 3＃
000
000 000
1011
1101 1110
00…0至11…1
00…0至11…1 00…0至11…1
16000H~17FFFH
1A000H~1BFFFH 1C000H~1DFFFH
第5章 半导体存贮器
例：用4片6264构成32K×8的存贮区。
1. 全译码法 ——高位地址线A19~A13全部参加译码，产生6264的片选信号。
注：MEMW=IO/M+WR
MEMR=IO/M+RD
整个32K×8存储器的地址范围： 00000H—07FFFH 仅占用 8088 1M 容量的 32K 地址范围。 地址唯一实现 地址连续 全译码的优点 便于扩充
第5章 半导体存贮器
二、单元数扩充 例：用8K×8bit的6264扩充形成32K×8bit的存储区,需要的8K×8 芯片数为： 32K/8K=4（片）
连接时：⑴ A0~A12，D7~D0，R/W等同名信号连接在一起。 ⑵ 由于容量的扩充，增加了两位地址线，译码后产生 4个片选信号，用于区分4个芯片。
3. 其他指标：功耗，工作电源，可靠性，集成度，价格等。
第5章 半导体存储器
5.1.2

半导体存储器的分类
静态RAM（SRAM） 常用于Cache 动态RAM（DRAM）常用于内存条 掩膜ROM 只读存储器 （ROM） 可编程ROM（PROM） 紫外线可擦除的PROM（EPROM） 电可擦除的PROM（EEPROM） 快擦写存储器（Flash Memory）

ROM与CPU的连接同RAM。
第5章 半导体存贮器
扩充连接图

称地址线A0～A12实现片内寻址，A13～A14实现片间寻址。 当单元数与位数都要扩充时，将以上两者结合起来。如： 用8K×8芯片构成32K×16存储区，需要4×2个芯片。 （1）先扩充位数，每2个芯片一组，构成4个8K×16芯片组； （2）再扩充单元数，将这4个芯片组组合成32K×16存储区。
第5章 半导体存贮器
２．部分译码法 ——除片内寻址外的高位地址 的一部分来译码产生片选信号（简单）。
缺点：地址重叠，每个地址有 2 = 2 个重叠地址。 令未用到的高位地址全为0，则称 为基本存贮器地址。
3．线选法 ——用除片内寻址外的高位地 址线中的任一根做为片选信号，直接 接各存储器的片选端来区别各芯片的 地址。
× × 1 × × 1
（1）片选信号：G1•G2A•G2B （2）CBA译码Y0到Y7有效
第5章 半导体存储器
5.3 只读存储器（ROM）
第5章 半导体存储器
典型芯片（27系列） 2716 2K×8bit 2732 4K×8bit 27512 64K×8bit
通常可互换。引脚OE，CE都 为0时，D0～D7端可读到数据。 Vpp=12.5V或更高时，可写 入，有专用写入器。

第5章 半导体存贮器
5.5 8086/8088与存储器连接
以8088系统总线与SRAM连接为例，AB、CB、DB如何连？