ARM7当中的中断与中断屏蔽程序
ARM体系的7种工作模式
ARM体系的7种工作模式一、ARM体系的CPU有以下7种工作模式：1、用户模式（usr）：正常的程序执行状态2、快速中断模式（fiq）：3、中断模式（irq）：4、管理模式（svc）：操作系统使用的保护模式5、系统模式（sys）：运行具有特权的操作系统任务6、数据访问终止模式（abt）：数据或指令预取终止时进入该模式7、未定义指令终止模式（und）：未定义的指令执行时进入该模式注解：可以通过软件来进行模式切换，或者发生各类中断、异常时CPU自动进入相应的模式；除用户模式外，其余6种工作模式都属于特权模式；特权模式中除了系统模式以外的其余5种模式称为异常模式；大多数程序运行于用户模式；进入特权模式是为了处理中断、异常、或者访问被保护的系统资源；二、ARM体系的CPU有两种工作状态1、ARM2、THumbCPU上电处于ARM状态三、寄存器ARM有31个通用的32位寄存器，6个程序状态寄存器，共分为7组，有些寄存器是所有工作模式共用的，还有一些寄存器专属于每一种工作模式；R13——栈指针寄存器，用于保存堆栈指针；R14——程序连接寄存器，当执行BL子程序调用指令时，R14中得到R15的备份，而当发生中断或异常时，R14保存R15的返回值；R15——程序计数器；快速中断模式有7个备份寄存器R8—R14，这使得进入快速中断模式执行很大部分程序时，甚至不需要保存任何寄存器；其它特权模式都含有两个独立的寄存器副本R13、R14，这样可以令每个模式都拥有自己的堆栈指针和连接寄存器；四、当前程序状态寄存器（CPSR）CPSR中各位意义如下：T位：1——CPU处于Thumb状态，0——CPU处于ARM状态；I、F（中断禁止位）：1——禁止中断，0——中断使能；工作模式位：可以改变这些位，进行模式切换；五、程序状态保存寄存器（SPSR）当切换进入某一个特权模式时，SPSR保存前一个工作模式的CPSR值，这样，当返回前一个工作模式时，可以将SPSR的值恢复到CPSR中；六、模式切换当异常发生，CPU进入相应的异常模式时，以下工作是由CPU自动完成的：1、在异常模式的R14中保存前一工作模式的下一条即将执行的指令地址；2、将CPSR的值复制到异常模式的SPSR中；3、将CPSR的工作模式设为该异常模式对应的工作模式；4、令PC值等于这个异常模式在异常向量表中的地址，即跳转去执行异常向量表中的相应指令；从异常工作模式退回到之前的工作模式时，需要由软件来完成以下工作：1、将异常模式的R14减去一个适当的值（4或8）后赋给PC寄存器；2、将异常模式SPSR的值赋给CPSR；。
ARM7(sc44b0)外部中断笔记
ARM7（sc44b0）外部中断笔记对于sc44b0它也是一种单片机，一种比较高级的单片机而已，所以他也跟51单片机一样有外部中断，不同51单片机的是，他有8个外部中断源，对应的是8个管脚，（51只有两个，int0和int1，P3.3和P3.4），分别是Port G八个管脚。
而对于外部中断4 \5\6\7很多都是共用寄存器，他们是通过或逻辑公用一个中断请求线。
下面就具体来说说使用外部中断的一些必要的配置。
一，对管脚的配置，因为Port G有三种功能用法，要通过对rPCONG(端口G配置寄存器)的配置来选用Port G的外部中断的功能。
其配置表如下所以应该将其配置为11（设置为中断功能状态）；二，中断模式的选择，中断模式有两种，FIQ（快速中断模式）和 IRQ（中断模式）两种，一般没有特殊要求都用IRQ模式即可。
可以通过对中断模式寄存器rINTMOD配置获得。
如表下三，是否允许中断，即中断使能位。
通过对中断控制寄存器INTCON的配置即可，如表下通过对中断控制寄存器的配置即可，可以看出只要让intcon的【1】位置零即可使中断使能。
四，外部中断方式的选择，低电平或上升沿触发呢，还是别的，这就要对外部中断方式寄存器（EXTINT）的配置，其表如下由上表可知，如果要用下降沿触发，就可将EXTINT 的值给0x22222222；将所有的外部中断都设置为下降沿触发。
五，当中断捕抓到以后，要引起什么变化呢？或者说用什么来捕抓呢？在sc44b0中用了两个寄存器来捕抓，一个中断挂起寄存器（INTPND），和外部中断挂起寄存器（EXINTPND）,一开始不明白挂起是什么意思，后来才懂，差不多就相当与51单片机的标志位一样，当中断发生后，就将挂起寄存器的对应的某一位置一或置零，外部中断挂起寄存器如表下中断挂起寄存器：当中断产生后，是将INTPND的【21】位置一的；所以，判断有无外部中断，就可以通过读取挂起寄存器对应的为，即可知道是否有无中断。
ARM的七种异常类型
ARM7支持六种操作模式：（1）用户模式（usr）：正常的程序执行状态（2）FIQ模式(fiq)：支持数据传送或通道处理（3）IRQ模式(irq)：用于通用的中断处理（4）管理模式(svc)：用于操作系统的保护模式（5）异常模式(abt)：数据或者指令预取异常时进入（6）无定义模式(und)：当无定义指令被执行时进入（7）软件控制，外部中断，异常处理都可以改变操作模式。
大部分的应用程序在用户模式下执行。
其他模式，比如管理模式，在中断、异常服务、或者访问被保护资源时进入。
ARM 的中央寄存器集是16 个用户寄存器R0 – R15。
这些寄存器均是32 位宽度，R0 – R12 没有其他特殊功能，寄存器R13 – R15在CPU中有特殊功能。
R13被用作栈指针（stack pointer,SP）。
R14被称为链接寄存器（link register, LR），当调用一个函数时返回地址被自动保存到链接寄存器，在函数返回时有效。
这使得快速进入和返回“叶”函数（不调用其他函数的函数）成为可能。
如果函数是分支的一部分（即该函数将调用另一个函数），链接寄存器必须入栈（R13）。
R15 是程序计数器（program counter, PC）。
有趣的是，许多指令也可以在R13 – R15中执行，就像它们是标准的用户寄存器。
ARM中断的问题ARM的七种异常类型－－－－－－－－－1> 复位异常2> 数据访问中止异常3> 快速中断请求异常4> 一般中断请求5> 预取指令异常6> 软件中断异常7> 未定义异常－－－－－－－－－－－－－－－－－－－－－－－－－问题：1> 为什么除了进入复位异常模式外，在别的异常处理模式中都允许FIQ中断？2> 数据访问中止异常的优先级大于 FIQ异常，为什么在数据访问异常处理模式中，还允许 FIQ中断？这样不就成了：在高优先级异常处理中允许低优先级的中断发生？即使这样，因为FIQ中断的优先级 < 数据异常中断优先级，也不会进入 FIQ中断处理程序啊，这样不就更没有用处了？？ARM体系的各种异常的分析（学习日记）- [ARM7TDMI]版权声明：转载时请以超链接形式标明文章原始出处和作者信息及本声明/logs/10669519.html1.复位异常（1）当内核的nRESET信号被拉低时，ARM处理器放弃正在执行的指令，当nRESET信号再次变高时，ARM处理器进行复位操作；（2）系统复位后，进入管理模式对系统进行初始化，复位后，只有PC（0x00000000）和CPSR （nzcvqIFt_SVC）的值是固定的，另外寄存器的值是随机的。
ARM的异常处理学习笔记转贴
ARM 的异常处理学习笔记转贴ARM的异常处理这部分比较不好理解。
当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。
当异常中断处理程序执行完成后，程序返回到发生中断指令的下条指令处执行。
在进入异常中断处理程序时，要保存被中断程序的执行现场，从异常中断处理程序退出时，要恢复被中断程序的执行现场。
1、引起异常的原因(1)、指令执行引起的异常软件中断、未定义指令(包括所要求的协处理器不存在是的协处理器指令)、预取址中止(存储器故障)、数据中止。
(2)、外部产生的中断复位、FIQ、IRQ。
2、ARM中异常中断的种类(1)、复位(RESET)a、当处理器复位引脚有效时，系统产生复位异常中断，程序跳转到复位异常中断处理程序处执行，包括系统加电和系统复位。
b、通过设置PC跳转到复位中断向量处执行称为软复位。
(2)、未定义的指令当ARM处理器或者是系统中的协处理器认为当前指令未定义时，产生未定义的指令异常中断，可以通过改异常中断机制仿真浮点向量运算。
(3)、软件中断这是一个由用户定义的中断指令(SWI)。
可用于用户模式下的程序调用特权操作指令。
在实时操作系统中可以通过该机制实现系统功能调用。
(4)、指令与取终止(Prefech Abort)如果处理器预取的指令的地址不存在，或者该地址不允许当前指令访问，当被预取的指令执行时，处理器产生指令预取终止异常中断。
(5)、数据访问终止(DATAABORT)如果数据访问指令的目标地址不存在，或者该地址不允许当前指令访问，处理器产生数据访问终止异常中断。
(6)、外部中断请求(IRQ)当处理器的外部中断请求引脚有效，而且CPSR的寄存器的I控制位被清除时，处理器产生外部中断请求异常中断。
系统中个外设通过该异常中断请求处7)、快速中断请求(FIQ) 理服务。
(当处理器的外部快速中断请求引脚有效，而且CPSR的F控制位被清除时，处理器产生外部中断请求异常中断。
不同CPU中断技术对比
不同CPU中断技术对比摘要：本文大体论述了80x86,80c51,和ARM在中断源，中断申请方式、中断优先级管理方式、中断的处理过程、中断向量等方面比较。
关键词：CPU，80x86,80c51,，ARM，中断申请方式，中断优先级管理方式，中断的处理过程，中断向量。
正文：一、X86 CPU，80C51，ARM中断源：X86 CPU支持256个中断向量，中断号00H--0FFH 。
0~19是系统预定义的异常和NMI，20~31被Intel保留，如表1。
所以，外部中断从32开始。
CPU处理的流程都一样，在执行完当前指令后，根据中断源提供的中断向量，在IDT中找到并调用相应的服务例程。
X86 CPU中断分为内部中断和外部中断。
内部中断分为：软中断，内部中断和异常，异常分为3种：Fault：可以被更正的错误，异常处理程序的返回地址是产生fault的指令。
Trap：执行trap指令(例如INT 3)后被报告的异常，异常处理程序的返回地址是产生trap指令的后一条指令。
Abort：严重错误，无法继续执行。
外部中断分为：不可屏蔽硬件中断和可屏蔽硬件中断。
不可屏蔽硬件中断（02H）：由NMI端引入的中断请求，中断请求不可被屏蔽；可屏蔽硬件中断请求：由INTR端引入，中断请求可由IF=0进行屏蔽，使中断请求不进入。
表180C51的中断系统包括中断源、中断允许寄存器IE、中断优先级寄存器IP、中断矢量等。
在80C51中，只有两级中断优先级。
图1是80C51的中断系统结构示意图。
80C51有5个中断源分别为：两个外部中断源INT0、INT1和三个内部中断源T0、T1定时/计数谥出中断源和串行口发送或接收中断源。
外部中断是由外部信号引起的，它们的中断请求信号分别从引脚INT0和INT1上引入图1ARM 7TDMI具有常规中断（IRQ）、快中断（FIQ）和软件中断（SoftWare Interrupt）三种中方式。
常规中断和快中断都是硬件中断。
分析流水线处理器的中断和异常响应机制
分析流水线处理器的中断和异常响应机制——以ARM7系列3级流水线为例SC11011042-吴德云为增加处理器指令流的速度，ARM7系列使用3级流水线，允许多个操作同时处理，比逐条指令执行要快。
[1]图1ARM7流水线技术示意图PC 指向正被取指的指令，而非正在执行的指令。
ARM 流水线的一条指令只有在完全通过”执行”阶段才被处理。
这句话很重要，也就是说，当处理器开始取第四条指令时，第一条指令才完成执行。
我们如果不考虑流水线的设计，只看它的原理，其实是很简单的，他的复杂之处在于发生流水线冒险时，如何保证其工作得仍然很好。
流水线冒险一般分为控制冒险和数据冒险，而数据冒险一般可分为阻塞(即下一条指令依赖于前一条指令的结果)、分支和跳转、异常（异常和中断）。
由于ARM 是硬件flush 流水设计的，当发生冒险时，会暂停取指，然后清流水，(MIPS 解决冒险通常依赖于编译器，比如插入一条NOP 指令及重新排列指令序列)。
1.1ARM7的中断响应机制1.1.1中断延时从外部请求信号发出到取出对应的中断服务程序(ISR)的第一条指令，这期间的间隔时间。
1.1.2中断过程ARM 体系中通常在存储地址的低端固化了一个32字节的硬件中断向量表，用来指定各异常中断及其处理程序的对应关系。
当一个异常出现以后，ARM 微处理器会执行以下几步操作：1）保存处理器当前状态、中断屏蔽位以及各条件标志位；2）设置当前程序状态寄存器CPSR 中相应的位；3）将寄存器lr_mode 设置成返回地址；4）将程序计数器(PC)值设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处从存储器中读取指令解码指令寄存器读（从寄存器Bank ）移位及ALU 操作寄存器写（到寄存器Bank ）PC PC PC -4PC-2PC -8PC -4ARM Thumb理程序处执行。
在接收到中断请求以后，ARM处理器内核会自动执行以上四步，程序计数器PC总是跳转到相应的固定地址。
ARM 7 精简总结
ARM 7 精简总结1. 3V操作并同5V系统兼容（电源比较敏感的应用）2 . 32位的RISC结构处理器（32位地址和数据总线）3.Little/Big Endian 操作模式拓展：ARM7 依据BIGNED 信号为高或者低，将MEM中的数据当作Big Endian或Little Endian 格式，MEM 被看作字节线性存储，序号从0向上排列，字节0到3为第一个存储字，4 到7为第二个，以此类推。
在LittleEndian格式，一个字的最小号字节被当作最低字节，最大号字节被当作最高字节。
字节0将被连结到数据线D[7：0]。
在Big Endian 格式下，最高字节被存在MEM中的最低地址，最低字节被存在MEM的最高地址。
MEM中字节0对应数据线D[31:24],endianism只影响加载和存储指令4.快速中断响应，适合于实时系统5.支持虚拟内存，高级语言6.应用：电讯（GSM终端控制）数据通信（协议转换）便携式计算机（掌上电脑）自动控制系统（发动机管理单元）信息存贮系统（存储卡）图像处理（JOEG控制器）7. 指令集包含11种基本类型：<1>两种类型用于偏上算术逻辑单元，桶式移位器和乘法器，在31个寄存器（32位）间执行高速操作；<2>三种类型的指令控制数据在存储器和寄存器之间传送，一种用于弹性地址，一种用于高速内容切换，一种用于交换数据；<3>三种类型的指令用于控制流程和特权级执行；<4>三种专门用于控制外部的协处理器，此种协处理器允许指令集的功能以开放和统一的格式扩展到片外。
8.应用了流水线技术9. ARM7 有32位的地址总线，所有的ARM 处理器共享同一个指令集，ARM7 可以配置成26位地址线，向下兼容其他更早期的处理器10.信号描述11. 操作模式选择ARM7有32位地址和32位数据线。
处理器支持字节（8位），字（32位）数据类型，字必须四个字节对齐。
ARM开发板使用手册
ARM开发板使用手册PHILIP LPC2132ARM7TDMI第一章介绍LPC2132开发板是专门为arm 初学者开发的实验板，用户可以做基础的arm实验，也可以做基于ucos-ii的操作系统实验。
本系统的实验源代码全部开放，用户可以在此基础上开发产品，减少重复劳动。
由于LPC2132体积很小，并且功能强大，因此特别适合需要复杂智能控制的场合，其运行速度高于早期的80486计算机，而体积只有指甲大。
我们已经将LPC2132产品成功应用在干扰比较强的工业场合，经过6个月的运行，各项指标符合要求。
因此我们特别推荐这一款开发板作为ARM初学者入门。
由于此款开发板体积很小，非常适合直接应用在工业以及民用智能控制器的场合。
LPC2132 CPU介绍LPC2131/2132/2138 是基于一个支持实时仿真和跟踪的16/32 位ARM7TDMI-STM CPU，并带有32kB、64kB 和512kB 嵌入的高速Flash 存储器。
128 位宽度的存储器接口和独特的加速结构使32 位代码能够在最大时钟速率下运行。
对代码规模有严格控制的应用可使用16 位Thumb 模式将代码规模降低超过30%，而性能的损失却很小。
较小的封装和很低的功耗使LPC2131/2132/2138 特别适用于访问控制和POS 机等小型应用中；由于内置了宽范围的串行通信接口和8/16/32kB 的片内SRAM，它们也非常适合于通信网关、协议转换器、软件modem、语音识别、低端成像，为这些应用提供大规模的缓冲区和强大的处理功能。
多个32 位定时器、1个或2 个10 位8 路的ADC、10 位DAC、PWM 通道、47 个GPIO 以及多达9 个边沿或电平触发的外部中断使它们特别适用于工业控制应用以及医疗系统。
主要特性●●16/32 位ARM7TDMI-S 核，超小LQFP64 封装。
●●8/16/32kB 的片内静态RAM 和32/64/512kB 的片内Flash 程序存储器。
嵌入式系统考试卷B及参考答案
嵌入式系统考试卷B及参考答案《嵌入式系统》考试试卷（B卷）试题总分： 100 分考试时限：120 分钟题号得分一二三四五总分阅卷人核分人一、填空题（每空2分，共20分）1、ARM7内核采用级流水线机制。
2、S3C44B0X是SAMSUNG公司为手持设备等应用而生产的基于ARM7内核的处理器，采用双电压供电，其运行频率最高可达___ ___MHz。
3，假设R0的内容为0x90000，寄存器R1、R2内容分别为0x11和0x01，存储器初始化内容为0。
执行下述指令STMIB R0！，｛R1，R2｝；LDMIA R0！，｛R1，R2｝后，寄存器R1= 、R2= 。
4、如果定义了中断源为IRQ中断，在一般模式下进入中断服务程序前需要较长中断反应时间，而S3C44B0X提供了一种新的中断模式――模式，能够缩短中断反应时间。
对于中断控制器来说，S3C44B0X有个独立中断源。
5、嵌入式操作系统的主要任务是：、、周边资源管理、中断管理。
6、μCOS-II操作系统中处于就绪状态的任务中，优先级最高的任务可以由任务调度马上切换到。
7、μC/OS-II中，任务之间的通信和同步，操作系统提供了4种同步对象：、邮箱、消息队列和事件。
二、单项选择题（每题2分，共20分）1、一条ARM数据处理指令，例如“SUB R1，R2，#immed”中使用的立即数 #immed 是有一定限制的，下列立即数表示中非法的是( )。
A.0x0000F200B. 0x 01100000C.0x00001010D. 0x 000122、下列哪种工作模式下具有最多的独立寄存器( )。
A.用户模式B.FIQ模式C.管理模式D.IRQ模式3、寄存器R15用作（）。
A. 栈指针寄存器B. 程序计数器C. 当前程序状态寄存器D. 基地址寄存器4、关于ARM处理器在两种工作状态之间切换方法，以下说法错误的是（）A. 当操作数寄存器Rm的状态位bit［0］为1时，执行BX Rm指令进入Thumb 状态。
ARM的七种工作模式
ARM的七种⼯作模式⼀、ARM处理器7种⼯作模式（特权模式特权模式异常模式）1. ⽤户模式（USR）：正常程序执⾏模式，不能直接切换到其他模式2. 系统模式（SYS）：运⾏操作系统的特权任务，与⽤户模式类似，但具有可以直接切换到其他模式等特权3. 快中断模式（FIQ）：⽀持⾼速数据传输及通道处理，FIQ异常响应时进⼊此模式4. 中断模式（IRQ）：⽤于通⽤中断处理，IRQ异常响应时进⼊此模式5. 管理模式（SVC）：操作系统保护模式，系统复位和软件中断响应时进⼊此模式（由系统调⽤执⾏软中断SWI命令触发）6. 中⽌模式（ABT）：⽤于⽀持虚拟内存和/或存储器保护，在ARM7TDMI没有⼤⽤处7. 未定义模式（UND）：⽀持硬件协处理器的软件仿真，未定义指令异常响应时进⼊此模式8. 表3-1 ARM处理器⼯作模式处理器⼯作模式特权模式异常模式说明⽤户（user）模式⽤户程序运⾏模式系统（system）模式该组模式下可以任意访问系统资源运⾏特权级的操作系统任务⼀般中断（IRQ）模式通常由系统异常状态切换进该组模式普通中断模式快速中断（FIQ）模式快速中断模式管理（supervisor）模式提供操作系统使⽤的⼀种保护模式，swi命令状态中⽌（abort）模式虚拟内存管理和内存数据访问保护未定义指令终⽌（undefined）模式⽀持通过软件仿真硬件的协处理CPU的模式可以简单的理解为当前CPU的⼯作状态，⽐如：当前操作系统正在执⾏⽤户程序，那么当前CPU⼯作在⽤户模式，这时⽹卡上有数据到达，产⽣中断信号，CPU⾃动切换到⼀般中断模式下处理⽹卡数据（普通应⽤程序没有权限直接访问硬件），处理完⽹卡数据，返回到⽤户模式下继续执⾏⽤户程序。
特权模式除⽤户模式外，其它模式均为特权模式（Privileged Modes）。
ARM 内部寄存器和⼀些⽚内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。
此外，特权模式可以⾃由的切换处理器模式，⽽⽤户模式不能直接切换到别的模式。
ARM7内核的中断屏蔽方法
ARM7内核的中断屏蔽方法ARM7内核的中断屏蔽方法是通过设置与中断相关的寄存器来实现的。
ARM7内核提供了多个中断屏蔽寄存器，可以分别对不同的中断进行屏蔽设置。
下面将对常见的中断屏蔽方法进行详细介绍，包括通过CPSR寄存器和INTCON寄存器进行中断屏蔽。
1.CPSR寄存器屏蔽中断ARM7内核的CPSR寄存器（Current Program Status Register）是一个32位寄存器，其中的第7位（I-bit）用于控制中断的屏蔽。
当I位为1时，中断被屏蔽，当I位为0时，中断不被屏蔽。
通过修改CPSR寄存器的I位，可以实现对中断的屏蔽和开启。
中断屏蔽可以通过以下方式进行设置：（1）通过修改CPSR寄存器的I位：在特权级别下，可以直接修改CPSR寄存器的I位，来控制中断的屏蔽。
（2）通过使用屏蔽和解屏函数：ARM提供了两个专门的汇编指令用于修改CPSR寄存器的I位，分别是CPSID和CPSIE。
CPSID指令用于屏蔽中断，CPSIE指令用于解除中断的屏蔽。
2.INTCON寄存器屏蔽中断ARM7内核还提供了INTCON寄存器（Interrupt Control Register）用于屏蔽和控制外部中断的响应。
INTCON寄存器是一个32位的寄存器，每个位对应一个外部中断的屏蔽位。
当一些屏蔽位为1时，对应的中断将被屏蔽，当屏蔽位为0时，对应的中断不被屏蔽。
通过修改INTCON寄存器的屏蔽位，可以实现对外部中断的屏蔽和开启。
中断屏蔽可以通过以下方式进行设置：（1）直接修改INTCON寄存器的屏蔽位：在特权级别下，可以通过直接写入INTCON寄存器来修改外部中断的屏蔽位。
（2）使用特殊函数来修改INTCON寄存器的屏蔽位：ARM提供了特殊的函数用于修改INTCON寄存器的屏蔽位。
需要注意的是，中断屏蔽方法只能屏蔽外部中断，对于内部中断（如软中断、异常中断）无法进行屏蔽。
同时，ARM7内核的中断屏蔽方法也存在优先级的问题，当多个中断同时发生时，只会响应优先级最高的中断请求。
学习小结--ARM7中断原理
2
3 向量地址寄存器 0-15（VICVectAddr0-15 - 0xFFFFF100-13C，读/写）
一般（以 Slot0 为例）：VICVectAddr0 = (uint32)IRQ_TIME0 ;
4 向量地址寄存器（VICVectAddr - 0xFFFFF030，读/写） VICVectAddr = 0x00; // 通知 VIC 中断处理结束
二 ，VIC 寄存器 1，中断选择寄存器（VICIntSelect - 0xFFFFF00C，读/写）
该寄存器将 32 个中断请求分别分配为 FIQ 或 IRQ。
一般选 IRQ 时：VICIntSelect = 0x00;
1
2,向量控制寄存器 0-15（VICVectCnt l0-15 - 0xFFFFF200-23C，读/写）
PINSEL0 = 0x00000000; // 设置管脚连接 GPIO IO1DIR = LED1|LED2; // 设置 I/O 为输出 IO1SET = LED1|LED2; Time1Init(); // 初始化定时器及使能中断 Time0Init(); VICIntSelect = 0x00; // 所有中断通道设置为 IRQ 中断 VICDefVectAddr = (uint32)nIRQ_TIME; VICIntEnable = time0|time1; while(1); // 等待定时器中断或定时器匹配输出 return(0); }
}
} /**************************************************************************** * 名 称：Time0Init() * 功 能：初始化定时器，定时时间为 S，并使能中断。 * 入口参数：无 * 出口参数：无 ****************************************************************************/ void Time1Init(void) {
ARM异常中断以及对ARM异常返回地址的分析
返回地址：SUBS PC,R14,#8 返回地址分析： 当进入异常时，R14_abt = address of the aborted instruction + 8
所以要返回到有问题的指令处重新执行，所以返回的地址为 R14-8 IRQ 中断异常：
产生原因： 当处理器的外部中断请求引脚有效，且 CPSR 寄存器的 I 控制位被清除 时，处理器产生外部中断 IRQ 异常。
是因为当前指令即引起软件异常中断的指令执行后所引起的，说明当前指令已近执行，当从
中断返回时，执行的指令应该是当前指令的下一条指令，即待执行指令的地址应该是 0x3004, 而 R14 中存放的即为 0x3004,所以返回时使用将 R14 的值直接赋给 PC 即可。
指令预期中止异常： 发生原因：若在指令预取阶段遇到无效指令时，系统存储器将该预取的指令标记为无
效指令，当处理器试图去执行这一条被标记为预取无效的指令时，将产生指令预取中止异常， 注意若处理器没有执行无效指令时将不会产生异常中断（在流水线中存在一条分支指令，导 致该非法指令没有执行，将不会产生该异常）。
处理器动作： R14_abt = address of the aborted instruction + 4 SPSR_abt = CPSR ….. …..
2、各异常分析
举个小例子，下面是一段 ARM 汇编代码： （后面的返回地址分析中将会用到此图）
ARM7内核的中断屏蔽方法
置 位 当前 程 序 状 态 寄 存 器 （ Ｐ Ｒ） 的 Ｉ 来 禁 止 Ｉ ＣＳ 中 位 ＲＱ。 快 速 中断 请 求 （ Ｉ 支 持 数 据 转 移 或 通 道 处 理 ， Ｆ Ｑ） 在
ＡＲＭ 状 态 中 ， Ｉ 模 式 有 ８个 专 用 的 寄 存 器 可 用 来 满 足 ＦＱ 寄 存 器 保 护 的 需 要 ， 是 上 下 文 切 换 的 最 小 开 销 。 将 这 ｎ Ｉ 信 号 拉 低 可 实 现 外 部 产 生 Ｆ Ｑ。在 一 个 特 权 模 式 ＦＱ Ｉ
３ Ａ Ｍ７中 断 屏 蔽 程 序 实 现 Ｒ
ＡＲＭ７内核 包 含 １个 当 前 程 序 状 态 寄 存 器 （ Ｐ Ｒ） Ｃ Ｓ ， 该 寄 存 器 中包 含 条 件 代 码 标 志 位 、 制 中 断 的使 能 和 禁 止 控 位 ， 及 设 置 处 理 器 操 作 模 式 位 。 当前 程 序 状 态 寄 存 器 如 以
图 ２所 示 。
条件代码标 志
厂— — —］
１ ＡＲ Ｍ７处 理 器 简 介
ＡＲ 是 Ａｄ ａ ｃｄ ＲＩ Ｃ Ｍａ ｈｎ ｓ的 缩 写 ， Ｍ ｖ ｎ ｅ Ｓ ｃ ｉｅ ＡＲＭ 公 司 开 发 了 很 多 系 列 的 ＡＲＭ 处 理 器 内 核 ， ＡＲＭ７处 理 器 就
是 其 中的 一 个 系列 ， 中 包 括 ＡＲＭ７ 其 ＴＤＭＩ ＡＲＭ７ 、 ＴＤＭＩ
； 明代 码 段 Ｅｎ ｂｅ 声 ａ ｌＣ
｝ ｖ ｉ ａ ｌ （ ｏｄ ｛ ｏｄＥｎ ｂｅ ｖ ｉ）
ＶＩ ｎｔ ＣＩ ＥｎＣｌａ ＝ ０ｘ ｆｆｆｆ ｅｒ ｆｆｆｆ ；
ＶＩ ｎｔ ＣＩ Ｅｎａ ｅ— Ｉ Ｅｎ ｋ； ｂｌ ｎｔ Ｂａ
Ｅ ＴＲ Ｎ Ｙ Ｃ Ｅ２ ＯＤ ３
ARM的7种异常与5种异常模式的对应关系
ARM处理器中有7种异常情况：
快速中断请求，中断请求，预取指中止，数据中止，软件中断，未定义指令，复位
快速中断请求异常进入快中断模式，支持高速数传输及通道处理（FIQ异常响应时进入此模式）
中断请求异常进入中断模式，用于通用中断处理，（IRQ异常响应时进入此模式）
预取指中止，数据中止异常进入中止模式，用于支持虚拟内存和/或存储器保护
未定义指令异常进入未定义模式，支持硬件协处理器的软件仿真（未定义指令异常响应时进入此模式）
软件中断，复位异常进入管理模式，操作系统保护代码（系统复位和软件中断响应时进入此模式）
CPRS的I位为中断禁止位，F位为快中断禁止位。
Chap3ARM7体系结构
Chap3 ARM7体系结构1. 引言ARM7是一种32位的精简指令集计算机〔RISC〕体系结构。
它由ARM公司开发，并在许多嵌入式系统中广泛应用。
本文将介绍ARM7体系结构的根本原理和关键特征。
2. ARM7体系结构概述ARM7体系结构是一种经典的三级流水线结构，它包括指令获取、指令解码和执行三个关键阶段。
下面将详细介绍每个阶段的功能。
2.1. 指令获取阶段在指令获取阶段，ARM7从程序存储器中获取指令并将其送入指令缓存。
ARM7采用哈佛结构，即指令和数据存储器分开独立访问。
指令获取阶段还包括对指令的对齐和译码操作，以确保指令的正确执行。
2.2. 指令解码阶段在指令解码阶段，ARM7对从指令缓存中获取的指令进行解码，并将解码后的指令发送到执行阶段。
指令解码的目标是将指令转换为控制信号，以控制ARM7处理器的各个功能单元。
2.3. 执行阶段在执行阶段，ARM7根据解码后的指令执行相关操作。
ARM7的执行阶段是高度灵巧的，它可以执行多种类型的指令，包括数据操作、算术逻辑操作、控制转移和访存操作等。
3. ARM7体系结构的特点ARM7体系结构具有以下几个关键特点：3.1. 强大的性能ARM7体系结构采用了流水线技术和多发射技术，在单个时钟周期内可以执行多条指令。
这使得ARM7能够实现较高的性能和较低的延迟。
3.2. 灵巧的指令集ARM7的指令集非常灵巧，可以满足不同应用场景的需求。
ARM7指令集包括数据处理指令、访存指令、分支指令等多种类型，使得程序员能够编写高效率、简洁的代码。
3.3. 低功耗设计ARM7体系结构采用了低功耗设计，可以在嵌入式系统中实现低能耗运行。
ARM7处理器的核心局部由许多低功耗逻辑单元组成，这些单元可以根据需要自动调整电压和频率，以降低功耗。
4. ARM7体系结构的应用ARM7体系结构在各种嵌入式系统中得到了广泛应用，其中包括智能手机、平板电脑、物联网设备等。
ARM7处理器具有较小的面积和功耗，这使得它非常适合嵌入式系统的需求。
设备驱动程序和中断服务机制
4.2.1 端口或设备中断及ISR示例
端口A中断时执行 ISR_PortA_Charater 的步骤f 和 Out_B 例程中的步骤 g~k 的过程。
9
4.2.2 软件中断和ISR示例
嵌入式软件系统必须为应用程序提供的设备代码包括：（1） 配置初始化，（2）激活，（3）用于读操作的驱动函数，（4） 用于写操作的驱动函数，（5）复位代码。每个设备任务首先 使用一个ISR完成——设备驱动程序函数通过一个软件中断指 令（SWI）调用ISR。
14
4.2.4 设备驱动程序
系统中的每个设备都需要设备驱动程序例程。ISR与设备驱动 程序函数有关。设备驱动程序是高级语言程序员使用的函数， 它实现了与设备硬件交互、与设备进行数据通信、向设备发 送控制命令，并运行读取设备数据的代码。程序员使用设备 驱动程序的通用命令操作设备。这些通用命令由OS提供。 用于设备操作的这些命令使用了一些通用函数。在不同的操 作系统中设备驱动程序代码不同。系统使用不同的OS时，同 一设备可能具有不同的驱动程序代码。
6
4.2.1 端口或设备中断及ISR示例
假设一个字符输入到调制解调器会产生一个端口A中断，并 将状态寄存器中的状态位置位。发生中断后，服务例程 ISR_PortA_Charater 开始运行，以保证调制解调器端口A 不会错过读取该字符。 ISR_PortA_Charater 执行步骤f， 代替前面例子中 In_A_Out_B 例程的步骤a函数i和步骤b函 数ii。它将读取的字符放入存储器缓冲区。步骤c、d和e是 独立的，它们现在作为函数调用 Out_B 中的一部分。
11
4.2.2 软件中断和ISR示例
（a）软件中使用软件中断指令（SWI）调用中断服务例程（ISR）抛出和捕 获运算期间遇到的异常运行条件；（b）使用SWI信号触发另一个例程，程 12
ARM嵌入式系统试题及答案解析
ARM嵌入式系统基础教程---—期中开卷专业：软件1002班姓名：王世伟学号：04103060（24）一、嵌入式系统基本概念1、什么是嵌入式系统？有何特点?答：所谓嵌入式,实际上是“嵌入式计算机系统”，的简称，它是相对于通用计算机系统而言，注重于发展独立的单芯片技术.嵌入式系统是“控制、监视或者辅助装置、机器和设备运行的装置"。
特点：（1）嵌入式系统是将先进的计算机技术，半导体技术以及电子技术与各行业的具体应用相结合的产物,这一点就决定了他必然是一个技术密集,资金密集，高度分散,不断创新的知识集成系统。
（2)系统内核小（3)专用性强(4)系统精简（5）系统软件要求（6）嵌入式软件开发要走向标准化，需要使用多任务的操作系统。
（7）嵌入式系统本身并不具备在其上进行进一步开发的能力.2、举例在你的身边常见到的嵌入式系统产品,谈一谈你对“嵌入式系统"的初步理解。
答：产品有：洗衣机，空调，手机.嵌入式系统就是内置小计算机系，可以对机器进行智能控制的系统。
3、嵌入式系统的3个基本特点?答:（1）专用性（2）嵌入型(3)计算机系统4、什么是嵌入式处理器，嵌入式处理器可以分为几大类？答:嵌入式处理机是嵌入式的核心，是控制，辅助系统运行的硬件单元。
分类：四大类（1)嵌入式微处理器（2)嵌入式微控制器(3）嵌入式DSP处理器（4）SoC片上系统5、广泛使用的三种类型的操作系统？答:多道批处理操作系统、分时操作系统以及实时操作系统。
6、列举常见的4种嵌入式操作系统？说明你对嵌入式操作系统的基本认识，嵌入式操作系统在嵌入式系统开发中的必要性。
答：嵌入式Linux、Win CE、VxWorks、μC/OS-II没有操作系统的计算机效率十分底下，把操作系统嵌入到计算机中，可以提高系统的可靠性，开发效率，缩短了开发周期.二、ARM7体系结构1、ARM是什么样的公司？答：它是一家微处理器行业的知名企业，该企业设计了大量高性能、廉价、耗能低的RISC处理器。
中断异常处理流程
中断异常处理流程1.特殊中断响应与返回系统运行时，特殊可能会随时发生。
当一个特殊出现以后，ARM微处理器会执行下列几步操作：1) 将下一条指令的地址存入相应连接寄存器LR，以便程序在处理特殊返回时能从正确的位置重新开始执行。
2) 将CPSR复制到相应的SPSR中。
3) 根据特殊类型，强制设置CPSR的运行模式位。
4) 强制PC从有关的特殊向量地址取下一条指令执行，从而跳转到相应的特殊处理程序处。
这些工作是由ARM 内核完成的,不需要用户程序参与。
特殊处理完毕之后，ARM 微处理器会执行下列几步操作从特殊返回：1) 将连接寄存器LR的值减去相应的偏移量后送到PC中。
2) 将SPSR复制回CPSR中。
3) 若在进入特殊处理时设置了中断禁止位，要在此清除。
这些工作务必由用户在中断处理函数中实现。
为保证在ARM处理器发生特殊时不至于处于未知状态，在应用程序的设计中，首先要进行特殊处理。
使用的方式是在特殊向量表中的特定位置放置一条跳转指令，跳转到特殊处理程序。
当ARM处理器发生特殊时，程序计数器PC会被强制设置为对应的特殊向量，从而跳转到特殊处理程序。
当特殊处理完成以后，返回到主程序继续执行。
能够认为应用程序总是从复位特殊处理程序开始执行的，因此复位特殊处理程序不需要返回。
2.特殊处理程序设计2.1 特殊响应流程由于向量表的限制，只能有一条指令B完成32MB范围内的跳转，并不能保证所有的特殊处理函数都位于32MB范围内。
为了扩展跳转范围，需要二次跳转才能把特殊处理函数的地址传送给PC。
特殊处理调用关系如图1所示。
三星公司网站提供了test2410_r11软件包，其中2410init.s有如下代码：HandlerXXXsub sp,sp,#4 ;减少sp，储存跳转地址stmfd sp!,{r0} ;将工作寄存器压入堆栈ldr r0,=HandleXXX ;将HandleXXX地址放入r0ldr r0,[r0] ;将中断程序入口地址放入r0str r0,[sp,#4] ;将中断程序入口地址压入堆栈ldmfd sp!,{r0,pc} ;将工作寄存器与中断程序入口地址弹出到r0与PC图1特殊处理调用同时在RAM中定义了存有中断程序入口地址表_ISR_STARTADDRESS：AREA RamData, DA TA, READWRITE^ _ISR_STARTADDRESSHandleReset # 4HandleUndef # 4HandleSWI # 4HandlePabort # 4HandleDabort # 4HandleReserved # 4HandleIRQ # 4HandleFIQ # 4通常HandlerXXX位于程序入口地址32MB范围内，HandleXXX是以_ISR_STARTADDRESS为基地址的RAM中地址。
中断屏蔽名词解释
中断屏蔽名词解释
中断屏蔽是指在提出中断请求之后，CPU不予响应的状态。
它常常用来在处理某一中断时防止同级中断的干扰或在处理一段不可分割，必须连续执行的程序时防止任何中断事件的干扰。
中断屏蔽的具体原理是：每个中断源都有一个中断屏蔽字（如16个bit）。
当该中断被响应或执行该中断的服务请求时，对应中断源的屏蔽字设置到中断屏蔽寄存器。
在中断响应时，cpu会根据屏蔽寄存器的值来判断是否响应该中断。
请注意，以上信息仅供参考，如需更多信息，建议查阅计算机科学领域相关书籍或咨询专业人士。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ARM7 当中的中断与中断屏蔽程序
ARM 是在电子电路中常见的芯片系统之一，在很多设计中都会使用ARM 芯片。
本文将为大家介绍ARM7 当中的中断工作模式，ARM7 处理器具有2 个中断输入，分别为IRQ 中断和FIQ 中断，如图1 所示。
其对应的中断操作模式为向量中断IRQ 模式（用于通用中断处理）和快速中断FIQ 模式（支持数据传输或通道处理）。
图1
向量中断请求（IRQ）是一个由nIRQ 输入端的低电平所产生的正常中断。
IRQ 的优先级低于FIQ，对于FIQ 序列它是被屏蔽的。
任何时候在一个特权模式下，都可通过置位当前程序状态寄存器（CPSR）中的I 位来禁止IRQ。
快速中断请求（FIQ）支持数据转移或通道处理，在ARM 状态中，FIQ 模式有8 个专用的寄存器可用来满足寄存器保护的需要，这是上下文切换的最小开销。
将nFIQ 信号拉低可实现外部产生FIQ。
在一个特权模式中，可通过置位当前程序状态寄存器（CPSR）中的F 标志来禁止FIQ 异常。
当F 标志清零时，ARM7 处理器在每条指令结束时检测FIQ 同步器输出端的低电平。
ARM7 中断屏蔽程序实现
ARM7 内核包含1 个当前程序状态寄存器（CPSR），该寄存器中包含条件代码标志位、控制中断的使能和禁止位，以及设置处理器操作模式位。
当前程序状态寄存器如图2 所示。
图2
当前程序状态寄存器的控制位中包含2 个中断禁止位——I 和F 位：当I 位。