ZLG致远电子逻辑分析仪-协议分析功能介绍
ZLG致远电子逻辑分析仪-协议分析功能介绍
1.1 协议分析模块
点击软件界面如“协议分析”键，打开协议列表，选择需要进行分析的协议类型如选择UART协议，配置协议分析界面，点击“√”，完成设置，具体如图1.1所示。
图1.1 协议分析模块操作流程
1.2 解码结果显示
添加协议分析模块后，波形视图与事件表将显示解码后的结果。如图1.2所示，为波形视图的显示结果，如图1.3所示，为事件表的显示结果。
图1.2波形视图
图1.3 事件表视图
为了方便用户查看解码的结果与事件表的总结信息，波形视图与事件表均提供了丰富的显示定制操作。以下为大家讲解波形视图及事件表的显示设置。
1.2.1 波形视图显示方式设置
选中协议分析的总线，右键单击，找到显示设置，打开显示设置即可设置显示的方式，如图 1.4所示。
协议总线显示设置对话框包含两个部分：左侧“包设置”和右侧的“帧设置”。
在“包设置”区域，用户可配置指定类型的包，是否显示在解码后的波形视图中。在“帧设置”区域，用户可配置指定类型的帧，是否显示在解码后的波形视图中；同时可选择在数据相关的帧中，数值的显示进制。
图 1.4打开波形视图显示设置
1.2.2 列表视图显示方式设置
打开事件表，在事件表中右击，即可打开事件表的显示设置菜单如下图1.5。
图1.5事件表的显示设置
我们可以看到，事件表视图的显示设置与波形视图的显示设置除了打开的方式不同外并无其他区别。
1.3 毛刺处理
上面我们讲到了如何进行解码以及查看解码的结果，然而在解码中，经常不可避免会遭遇“毛刺”，“毛刺”会影响解码的进行，可能造成解码的错误。而在这个软件中，我们的协议解码均是建立处理的波形没有毛刺的基础，那么如何处理解码有毛刺的波形呢？这个就需要我们使用“杂讯过滤”这个小插件了。各个协议的详细介绍
本软件提供了大量的插件对各种协议进行了强有力的支持。其中包括了CAN、UART、USB、LIN等等，以下就是对各个协议的详细配置讲解。
1.4 CAN协议
CAN为串行通信协议，采用双线串行通信协议CANH，CANL。
1.4.1 CAN解码
在工具栏上点击添加协议分析插件，选择CAN，打开配置界面，配置完成后即可解码，如图 1.6所示。
图 1.6 CAN解码配置界面
表1.1 CAN解码参数说明
图 1.7采样点说明
CAN帧一般由一个SOF开始，以EOF结束。为了能够找到CAN帧的开始位置，每个CAN的SOF之前必须有一段大于8位的空闲电平。CAN将会在空闲电平后找到SOF 开始解码，而解码出来的帧类型6种：基础数据帧、扩展数据帧、基础远程帧、扩展远程帧、过载帧、错误帧。其中错误帧指的是解码错误后产生的帧类型，一般事件表均会提示帧的错误信息。
1.4.2 CAN触发
根据1.1节开启触发的方式，我们可以打开CAN触发。如图 1.8所示。
图 1.8 CAN触发配置界面
表1.2 CAN触发参数说明
1. 开始位触发
打开协议分析列表，选择CAN，设置CAN解码的参数，如图1.9所示。
图 1.9 CAN解码实例配置窗口
在“触发设置”中的“触发模式”选择“开始位触发”，如图1.10所示。
图 1.10开始位触发配置
完成设置后，点击“√”完成触发的设置。点击“运行”按钮，进行触发。触发成功后，触发线停留在SOF的前面，如图1.11所示。
图 1.11开始位触发后的波形图
打开事件表，我们可以查阅CAN协议包的格式及相关信息，如图 1.12所示
图 1.12 CAN的事件表
2. 基础数据帧触发
选择触发CAN的基础数据帧时，至少要知道数据帧的ID值。假设ID值为0x200，其设置如图 1.13所示
图 1.13基础数据帧触发配置
完成后点击确定，进行基础数据帧的触发。其触发结果如图1.4所示
图 1.14基础数据帧触发波形
如图所示，触发将停在ID_BASE的最后一个位的电平末端。
如果我们知道CAN帧的更多细节，我们可以打开“触发DLC”，选择需要设置的DLC值（注意：在DLC之前会出现R0、R1，默认将其设置为显性，即保留位默认为显性才可以触发），如果需要触发数据，则可以按顺序将DLC后面跟着的数据填入，如果不需要则留空。其设置如图 1.15所示。
图 1.15基础触发帧触发数据的配置
触发之后，触发线停止在相应的触发位置，如图 1.16所示。
图 1.16触发数据后的波形
3. 错误触发
错误触发用于触发CAN帧中含有6位或者6位以上的显性电平。我们可以使用过载帧来演示下。
打开CAN触发，选择错误触发，如图1.17所示。
图 1.17错误触发配置界面
触发成功后，触发线将停在长度大于等于6比特的显性电平的末尾，如图1.18所示。
图 1.18 错误触发后波形
4. 其他触发
CAN中除了上述3种触发，还提供了扩展数据帧触发、基础远程帧触发、扩展远程帧触发。这3种触发与基础数据帧触发基本类似，需要注意的是，当CAN帧是扩展帧时，ID必须是基本ID和扩展ID合并后的值（高11位为基本ID、低18位为扩展ID）。
1.5 UART协议
表示异步串口通信协议，它是一种通用的串行数据总线，该总线双向通信，可实现全双工传输和接收，将传输数据一位一位的传输。
1.5.1 UART解码
在工具栏上点击添加协议分析插件，选择UART，打开配置界面，配置完成后即可解码，如图1.19所示。
图1.19 UART解码配置界面
表1.3 UART解码参数说明
由于UART是以开始位开始的一连串数据，因此我们以空闲跟错误为划分包的依据。我们以一个实际的例子来讲解UART解码的使用。
在UART解码时，我们需要知道解码的起始点以过滤掉传送一半的数据。因此，我们需要找到空闲。在插件中，我们根据开始位、数据位、校验位、停止位计算一个UART帧的长度，当高电平（反向时为低）的持续时间超过该长度时，则认为该段电平为空闲电平。
打开协议分析列表，选择UART解码，配置好UART的各项设置。本例中，波特率为1000bps，数据以LSB的方式传送8位的数据位同时带有偶校验位，数据结尾为1位的结束位。解码配置如图1.20所示。
图1.20 UART解码实例配置界面
解码成功后，结果如图1.21所示。
图1.21 UART实例解码的波形视图
为了查找更多的信息，我们可以阅读事件表，如图1.22所示。
图1.22 UART实例的事件表
在UART解码中，如果校验出错，则会在波形视图上将校验出错的帧标记为红色，如下如图1.23所示。
图1.23 出错的UAR T帧包
同时，在时间表中，校验出错的数据后面将会用“*”标志，如图1.24所示。
图1.24 校验位出错时的事件表
1.5.2 UART触发
打开UART触发设置，我们可以看到如下界面（图1.25）。
图1.25 UART触发配置窗口
表1.4 UART触发参数说明
1. 开始位触发
UART的开始位触发找到UART开始传输的起点，即空闲电平后开始传输的位置。空闲电平的长度为大于一帧的高电平（反向为低电平）。如图1.26所示为配置界面。
图1.26 UART开始位触发配置
触发后，触发线停在空闲电平后，如图1.27所示。
图1.27 开始位触发结果
2. 特定数据触发
当UART遇到制定数据时，想要让UART进行触发收集，即可使用特定数据触发。以当UART遇到0x5F即触发收集为例，其配置界面如图1.28所示。
图1.28 特定数据触发配置界面
触发完成后，触发线停在对应数据的结束位上，其结果如图1.29所示。
图1.29 特定数据触发结果
1.6 USB协议
USB系统就是外设通过一根USB电缆和PC机连接起来。USB协议有USB1.1，USB2.0两种,它们是完全兼容的，其中USB1.1支持慢速外设12Mbps（全速）和1.5Mbps（低速），USB2.0支持的数据传输速率可达480Mbps。
在低速模式下，当D+为高，D-为低时传送1；当D+为低，D-为高时传送0，波特率为1.5Mbps。
在高速模式下，当D+为低，D-为高时传送1；当D+为高，D-为低时传送0，波特率为12Mbps。
1.6.1 USB解码
打开协议插件列表，选择USB，打开USB解码设置界面，如图1.30所示。
图1.30 USB解码配置
表1.5 USB解码参数说明
USB解码根据PID类型的不同，将USB解码出来的帧划分为7种类型：令牌包、握手包、数据包、SOF包、PRE包、RESET包和错误包。PID与各个包类型的对应关系如表1.6所列。
表1.6 PID类型值说明
续上表
以一个IN令牌包为例解码，如图1.31所示。
图1.31 USB解码实例波形
打开事件表，我们可以查看帧的相关信息，如图1.32所示。
图1.32 USB解码实例事件表
1.6.2 USB触发
打开USB快捷触发，我们可以对USB进行触发设置，如下图1.33所示：
图1.33 USB触发设置界面
触发界面的设置参数说明如表1.7所列。
表1.7 USB触发参数说明
在触发匹配数据时，除了EOP是匹配D+和D-均为0的情况外，其他数据的匹配判断均是根据D+线进行判断触发的。
在设置中，我们可以看到一个精度的输入项。该设置是用来设置脉宽的误差范围的。当精度设置为70%时，误差范围为±30%，即是说当我们要判断一段3个位宽的脉冲时，
此时，D+线来的脉冲的时间范围只要处于大于2.7个位宽同时小于3.3个位宽时，我们即认为该段脉冲合法。
触发类型制定了要触发的包类型，根据每种类型，我们可以打开增加额外参数以添加更精确的参数限制，如果不打开增加额外参数设置，我们会触发到PID，只要PID符合所要求的包类型，即触发采集数据。
当触发类型为输入包触发、输出包触发、SETUP包触发时，打开增加额外参数，即可以限制该类型包的地址值和端口号(PORT)。
当触发类型为SOF包触发时，打开增加额外参数，可以指定帧号(FNUM)。
当触发类型为DATA0包触发和DATA1包触发时，打开增加额外参数，可以设置要触发的数据个数和数据。数据个数是用来设置要触发的数据队列的个数。注意：数据编辑框中输入的数据个数不能比数据个数设置的值小，否则将不会触发成功。
当触发类型为其他类型时，触发仅匹配到PID。
注意：USB是以SE0状态（D+和D-均为低电平）来确定一个包是否结束，触发时会先找到SE0再匹配。
1.7 LIN协议
LIN协议为局域互联网络协议，它融合了I2C和RS232的特性，主要用于传输相关设置状态及对开关变化的响应，属于短距离，低速网络通信。
1.7.1 LIN解码
打开协议插件列表，选择LIN解码，打开其配置界面如图1.34所示。
图1.34 LIN解码配置界面
其参数说明如表1.8所列。
表1.8 LIN解码参数说明
LIN2.0和LIN1.3的帧格式基本相同。LIN2.0与LIN1.3的最大不同是LIN2.0采用了增强型校验。在LIN2.0中，当ID场（标志场）的低6位的值小于0x3C时采用增强型校验，在其他情况下采用传统校验。
传统校验指的是讲数据场的每个字节依次相加，大于256则减去255，将最后的值与校验和相加，如果和为0xFF，则校验正确，否则失败
增强型校验与传统校验采用的方法类似，唯一的区别是增强型校验将ID场也加入了计算。
LIN协议的标识场的高2位决定了数据场的个数，如表1.9所列。
表1.9 ID高两位的含义
下面，我们以一个LIN1.3解码的例子来看LIN解码。如图1.35，将“版本”选择为“LIN1.3”，设置好相应的数据源，即可自动解码。
图1.35 LIN解码配置界面
解码后波形视图将显示LIN的各个帧的数值，如图1.36所示。
图1.36 LIN解码波形
其事件除了整理帧的相同信息，还帮助校验CRC场，如图1.37所示。
图1.37 LIN解码事件表
1.7.2 LIN触发
打开LIN快捷触发设置，可看到如图1.38所示的设置界面。
图1.38 LIN快捷触发配置界面
LIN触发的设置说明如表1.10所列。
表1.10 LIN解码参数说明
在LIN触发中，我们可以选择四种触发模式：空白场触发、同步场触发、标识场触发、数据触发。以下分别讲解这四种触发。
1. 空白场触发
打开触发设置界面，填写正确的波特率，选择“空白场触发”，完成设置，启动触发。其配置如图1.39所示。
图1.39 LIN空白场触发配置界面
触发成功后，触发线停止在空白场的后方，如图1.40所示。
图1.40 LIN空白场触发的波形
2. 同步场触发
打开触发设置，选择“同步场触发”。触发后触发线停在同步场的后方，其结果如图1.41所示。
图1.41 同步场触发波形
3. 标识场触发
打开触发设置，选择“标识场触发”，填写标识场ID，其配置界面如图1.42所示。
图 1.42 标识场触发配置
触发成功后，其结果如图1.43所示。
图1.43标识场触发结果
4. 数据触发
打开触发设置，选择“数据触发”，填写ID（标识场）的值，同时输入触发的数据队列，如图1.44所示。
图1.44 数据触发配置界面
触发后结果如图1.45所示。
图1.45 数据触发结果
1.8 1-Wire协议
1-Wire单总线是Maxim全资子公司Dallas的一项专有技术。与目前多数标准串行数据通信方式，如SPI/I2C/MICROWIRE不同，它采用单根信号线，既传输时钟，又传输数据，而且数据传输是双向的。它具有节省I/O口资源、结构简单、成本低廉、便于总线扩展和维护等诸多优点。
1-Wire单总线适用于单个主机系统，能够控制一个或多个从机设备。当只有一个从机位于总线上时，系统可按照单节点系统操作；而多个从机位于总线上时，则系统按照多节点系统操作。
1.8.1 1-Wire解码
打开协议插件列表，选择1-Wire解码，打开解码配置窗口，如图1.46所示。
图1.46 1-WIRE解码配置界面
1-Wire参数说明如表1.11所列。
表1.11 1-WIRE解码参数说明
图1.47 采样偏移说明
1-Wire典型的命令序列如下：
第一步：初始化
第二步：ROM命令（跟随需要交换的数据）
第三步：功能命令（跟随需要交换的数据）
每次访问单总线器件，必须严格遵守这个命令序列，如果出现序列混乱，则单总线器件不会响应主机。但是，这个准则对于搜索ROM命令和报警搜索命令例外，在执行两者中任何一条命令后，主机不能执行其后的功能命令，必须返回至第一步。
根据ROM命令的类型，我们将1-WIRE传送的命令序列封装成6种类型的包，分别是Read包、Search包、Match包、Warning包、Skip包、用户自定义的UserDef包。
USB协议分析仪在USB调试中的应用
USB协议分析仪在实际USB连通中的作用 在现代电子设备中，越来越多的使用USB接口，不仅因为其使用方便，即插即拔，更因为其价格低廉，协议开放，而广泛使用在各种电子设备上，并且已经发展为不可缺少的一种接口形式。但USB接口的开发过程中，对于工程师来说还是会遇到这样或那样的问题，如何提高调试效率，缩短研发周期，就需要一种调试测试工具——USB协议分析仪。 USB协议分析仪 USB协议分析仪是协议层的分析工具，是测试设备的一种。对于USB这种高速串行总线来说，仅仅进行物理层测试是远远不够的，由于在高低电平中寓含着丰富的指令，传递着大量信息。所以对于USB传输协议就需要专用的USB协议分析仪来分析测试，USB协议分析仪是按照标准的USB协议来分解数据，将包含有用信息的数据提取出来，并解释这些数据的含义。随着设备之间传递数据速度的不断提高，越来越多的高速串行总线被使用，如SATA、SAS、Ethernet、FC等等，这些高速串行总线也同样有其协议分析工具。 为了让读者更好的了解USB协议分析仪的功能与用途，本文列举一个调试USB通信的小例子。 实验环境 如图所示，左侧计算机安装USB协议分析仪软件，加上USB协议分析仪主机构成USB 协议分析系统。DE2实验板作为USB设备，右侧计算机安装应用程序对DE2进行操作。我们主要关心安装有应用程序的计算机与DE2实验板之间的USB通信是否正常，并且希望了解这个通信过程是怎样完成的。 DE2实验板是教学过程中使用的开发板，针对USB通信接口部分有一片接口控制芯片，可通过加载固件程序控制USB数据传输，对于USB开发工程师来说，编写固件程序是实现USB通信的重要部分，但很难验证固件程序是否正确，是否按照工程师的意愿执行。在PC 端安装有应用程序控制实现哪些功能，是在设备底层还需要编写驱动程序，确保可实现USB 通信，在生产研发中，驱动程序部分和应用程序部分大多由软件工程师完成，所以USB协议分析仪是硬件工程师和软件工程师都需要的测试设备。 USB协议分析仪是按照USB协议，将总线上的信号翻译成数据，再将数据逐层解析，分析其传输数据的含义。在这个过程中，可将USB传输过程中的错误明确的指示出来，用户可根据上下文关系找到问题所在。
数字逻辑电路实验报告
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
逻辑分析仪协议解码
●逻辑分析仪介绍 随着数字电路的发展，作为研发人员常用的逻辑分析仪，被称是数字设计验证与调试过程中公认最出色的工具。逻辑分析仪主要就是数据采集、存储、触发和协议解码的作用。 针对不同的厂家有不同的设计理念，例如市面上有些逻辑分析仪自带显示屏，进行一个数据的直接显示。但同样有些厂家，只是集成了逻辑分析仪产品主要功能，重点将数据采集和存储深度等参数做精细，例如致远电子研发的LA系列的逻辑分析仪，是通过 PC端上位机软件控制分析处理。 致远电子研发生产的LAB系列是旗舰型逻辑分析仪，如图1.1所示。最大定时采样率做到了1GHz，在高速定时采样做到了5GHz。存储深度128M，内部存储最高支持2G。 图1.1 致远电子逻辑分析仪LAB7504 致远电子逻辑分析仪另一大亮点，便是标配了60多种协议解码，满足研发和测试人员日常工作需求。 ●逻辑分析仪与示波器区别 现在新型示波器也已经可以支持协议解码功能，那么相对于示波器，逻辑分析仪的协议解码功能有什么区别和优势呢？ 示波器主要是将采集的数据进行存储处理之后进行波形的显示，涉足了数字电路和模拟电路两个方面。示波器协议解码功能并不是示波器的主要方向，而逻辑分析仪只是针对数字信号进行逻辑分析，因此逻辑分析仪在协议解码方面表现更专业。 尽管现在致远电子ZDS2000系列示波器免费标配25种协议解码功能，做到了业界标配量最大的示波器，但是逻辑分析仪轻轻松松支持60种以上的协议解码，这是无法比拟的。 另外，示波器普遍为两通道或者四通道，针对大型数字集成电路，希望分析电路逻辑电平，显然示波器做不到同时支持这么多通道输入，但是致远电子LA系列逻辑分析仪可支持32个通道同时输入，满足大部分工程师的需求。 ●协议解码介绍 不同的产品或者模块通讯时遵循一定的规律，这个规律便是协议。我们在研发或者测试时希望解析具体数据，就必须按照协议解析进行数据的恢复。那么通过人工直接进行解码，就需要研发人员精通协议要求，并保证过程不出现错误。 我们利用逻辑分析仪可直接将协议下的数据进行解码，直接将逻辑电平转换为可用的数据，并且大大的保证了准确性和高效率。 致远电子逻辑分析最大可以支持60余种协议类型，例如汽车电子行业常用的CAN、LIN，接口类型中的I2C、UART以及电脑中常用的USB等等，具体协议类型如下表1.1所
软件系统性能的常见指标
衡量一个软件系统性能的常见指标有： 1．响应时间（Response time） 响应时间就是用户感受软件系统为其服务所耗费的时间，对于网站系统来说，响应时间就是从点击了一个页面计时开始，到这个页面完全在浏览器里展现计时结束的这一段时间间隔，看起来很简单，但其实在这段响应时间内，软件系统在幕后经过了一系列的处理工作，贯穿了整个系统节点。根据“管辖区域”不同，响应时间可以细分为： （1）服务器端响应时间，这个时间指的是服务器完成交易请求执行的时间，不包括客户端到服务器端的反应（请求和耗费在网络上的通信时间），这个服务器端响应时间可以度量服务器的处理能力。 （2）网络响应时间，这是网络硬件传输交易请求和交易结果所耗费的时间。 （3）客户端响应时间，这是客户端在构建请求和展现交易结果时所耗费的时间，对于普通的瘦客户端Web应用来说，这个时间很短，通常可以忽略不计；但是对于胖客户端Web应用来说，比如Java applet、AJAX，由于客户端内嵌了大量的逻辑处理，耗费的时间有可能很长，从而成为系统的瓶颈，这是要注意的一个地方。 那么客户感受的响应时间其实是等于客户端响应时间+服务器端响应时间+网络响应 时间。细分的目的是为了方便定位性能瓶颈出现在哪个节点上（何为性能瓶颈，下一节中介绍）。 2．吞吐量（Throughput） 吞吐量是我们常见的一个软件性能指标，对于软件系统来说，“吞”进去的是请求，“吐”出来的是结果，而吞吐量反映的就是软件系统的“饭量”，也就是系统的处理能力，具体说来，就是指软件系统在每单位时间内能处理多少个事务/请求/单位数据等。但它的定义比较灵活，在不同的场景下有不同的诠释，比如数据库的吞吐量指的是单位时间内，不同SQL语句的执行数量；而网络的吞吐量指的是单位时间内在网络上传输的数据流量。吞吐量的大小由负载（如用户的数量）或行为方式来决定。举个例子，下载文件比浏览网页需要更高的网络吞吐量。 3．资源使用率（Resource utilization） 常见的资源有：CPU占用率、内存使用率、磁盘I/O、网络I/O。 我们将在Analysis结果分析一章中详细介绍如何理解和分析这些指标。 4．点击数（Hits per second） 点击数是衡量Web Server处理能力的一个很有用的指标。需要明确的是：点击数不是我们通常理解的用户鼠标点击次数，而是按照客户端向Web Server发起了多少次http请求计算的，一次鼠标可能触发多个http请求，这需要结合具体的Web系统实现来计算。5．并发用户数（Concurrent users） 并发用户数用来度量服务器并发容量和同步协调能力。在客户端指一批用户同时执行一个操作。并发数反映了软件系统的并发处理能力，和吞吐量不同的是，它大多是占用套接字、句柄等操作系统资源。 另外，度量软件系统的性能指标还有系统恢复时间等，其实凡是用户有关资源和时间的要求都可以被视作性能指标，都可以作为软件系统的度量，而性能测试就是为了验证这些性能指标是否被满足。
实验五--时序逻辑电路实验报告
实验五时序逻辑电路(计数器和寄存器)-实验报告 一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20等。 三、实验原理和实验电路 1．计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零预置使能时钟预置数据输入输出 工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D 0 ××××（）××××0 0 0 0 异步清零 1 0 ××D A D B D C D D D A D B D C D D同步置数 1 1 0 ××××××保持数据保持 1 1 ×0 ×××××保持数据保持 1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器 一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路： 十进制计数器 同步清零法 同步置数法
数字电路组合逻辑电路设计实验报告
数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
软件性能的几个指标
1.1、响应时间 响应时间是指系统对请求作出响应的时间。直观上看，这个指标与人对软件性能的主观感受是非常一致的，因为它完整地记录了整个计算机系统处理请求的时间。由于一个系统通常会提供许多功能，而不同功能的处理逻辑也千差万别，因而不同功能的响应时间也不尽相同，甚至同一功能在不同输入数据的情况下响应时间也不相同。所以，在讨论一个系统的响应时间时，人们通常是指该系统所有功能的平均时间或者所有功能的最大响应时间。当然，往往也需要对每个或每组功能讨论其平均响应时间和最大响应时间。 对于单机的没有并发操作的应用系统而言，人们普遍认为响应时间是一个合理且准确的性能指标。需要指出的是，响应时间的绝对值并不能直接反映软件的性能的高低，软件性能的高低实际上取决于用户对该响应时间的接受程度。对于一个游戏软件来说，响应时间小于100毫秒应该是不错的，响应时间在1秒左右可能属于勉强可以接受，如果响应时间达到3秒就完全难以接受了。而对于编译系统来说，完整编译一个较大规模软件的源代码可能需要几十分钟甚至更长时间，但这些响应时间对于用户来说都是可以接受的。 1.2、系统响应时间和应用延迟时间
虽然软件性能指标本身只涉及软件性能的度量，但考虑到软件性能测试的主要目的是测试和改善所开发软件的性能，对于复杂的网络化的软件而言，简单地用响应时间进行度量就不一定合适了。 考虑一个普通的网站系统。开发该网站系统时，软件开发实际上只集中在服务器端，因为客户端的软件是标准的浏览器。虽然用户看到的响应时间时使用特定客户端计算机上的特定浏览器浏览该网站的响应时间，但是在讨论软件性能时更关心所开发网站软件本身的“响应时间”。也就是说，可以把用户感受到的响应时间划分为“呈现时间”和“系统响应时间”，前者是指客户端的浏览器在接收到网站数据时呈现页面所需的时间，而后者是指客户端接收到用户请求到客户端接收到服务器发来的数据所需的时间。显然，软件性能测试更关心“系统响应时间”，因为“呈现时间”与客户端计算机和浏览器有关，而与所开发的网站软件没有太大的关系。 如果仔细分析这个例子，还可以把“系统响应时间”进一步分解为“网络传输时间”和“应用延迟时间”，其中前者是指数据（包括请求数据和响应数据）在客户端和服务器端进行传输的时间，而后者是指网站软件实际处理请求所需的时间。类似的，软件性能测试也更关心“应用延迟时间”。实际上，这种分解还可以继续下去，如果该网站系统使用了数据库，我们可以把“数据库延迟时间”分离出来，如果该网站系统使用了中间件，还可以把“中间件延迟时间”也分离出来。 以上的时间分解实际上有两方面的目的。首先，人们通常希望把与所开发软件直接相关的延迟时间和与所开发软件爱你不直接相关的延迟时间分离开，因为改善前者往往需要开发人员修改程序代码，而改善后者不需
译码器实验报告
译码器实验报告 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所
代表的函数对应于n个输入变量的最小项。 三、实验设备与器件 1.+5V直流电源 2.单次脉冲源 3.逻辑电平开关 4.74LS138 四、实验内容及步骤 1.74LS138译码器逻辑功能测试 将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：
1）检查芯片的电源和地的电平是否正确。 2）芯片的使能端连接的电平正确。 3）从逻辑电平开关输入信号是否正确。 4）从输出端按逻辑功能状态往前一步一步排查。 3.两片3线-8线译码器74LS138扩展为4线-16线译码器 用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。
zigbee协议sniffer Zigbee协议分析仪(780M)
使用手册 ——Zigbee协议分析仪 南京瀚之显电子科技有限公司 地址：南京大明路105-2秦淮科技创业中心C座2F
@2011南京瀚之显电子科技有限公司 版权所有 在没有南京瀚之显电子科技公司的优先书面授权书前提下，此出版物的任何一个部分决不可以通过任何形式进行复制、修改或者翻译。 从此文件出版日期起，在此发表的是当前的或者拟定的信息。由于我们不断地对产品进行改进和增加特征，此出版物中的信息如有变动恕不通知。 版本作者日期备注 V1.00Liutianmin2011年6月10日初始版本
目录 系统描述 (5) 系统图片 (5) HMD20202使用说明 (6) 1设备被连接 (6) 2驱动安装 (6) 3使用 (6)
系统名称：HMD20202Zigbee协议分析仪 系统描述： 无线传感网作为新兴产业，发展迅速，被称为全球未来的三大高科技产业之一，是21世纪最有影响的21项技术和改变世界的10大技术之一。无线网络协议栈是无线传感网的核心组成部分，当前Zigbee协议栈是最有前景的无线网络协议栈，其所倡导的低功耗、短距离、低速率无线传输十分适合在无线传感网中应用。虽然Zigbee协议相比于其他无线协议已经是非常简单，但无线电毕竟是看不找摸不着的，这就给Zigbee协议的开发、应用，无线传感网的组装、调试带来了极大的麻烦。为此我公司针对此情况开发了一套780M Zigbee协议分析仪，使用它可以捕获空中一切Zigbee协议数据包，通过串口把数据传送到PC 机上显示出来，方便了开发人员分析Zigbee数据包，调试Zigbee协议。同时本产品还给初学者学习Zigbee协议带来了方便。 系统图片： 图1展示了我公司的Zigbee协议分析仪。 图1HMD20202780MZigbee协议分析仪
逻辑门电路实验报告(精)
HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数
实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）
（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表
输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出
A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：
4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：
ZLG致远电子逻辑分析仪-协议分析功能介绍
ZLG致远电子逻辑分析仪-协议分析功能介绍 1.1 协议分析模块 点击软件界面如“协议分析”键，打开协议列表，选择需要进行分析的协议类型如选择UART协议，配置协议分析界面，点击“√”，完成设置，具体如图1.1所示。 图1.1 协议分析模块操作流程 1.2 解码结果显示 添加协议分析模块后，波形视图与事件表将显示解码后的结果。如图1.2所示，为波形视图的显示结果，如图1.3所示，为事件表的显示结果。 图1.2波形视图
图1.3 事件表视图 为了方便用户查看解码的结果与事件表的总结信息，波形视图与事件表均提供了丰富的显示定制操作。以下为大家讲解波形视图及事件表的显示设置。 1.2.1 波形视图显示方式设置 选中协议分析的总线，右键单击，找到显示设置，打开显示设置即可设置显示的方式，如图 1.4所示。 协议总线显示设置对话框包含两个部分：左侧“包设置”和右侧的“帧设置”。 在“包设置”区域，用户可配置指定类型的包，是否显示在解码后的波形视图中。在“帧设置”区域，用户可配置指定类型的帧，是否显示在解码后的波形视图中；同时可选择在数据相关的帧中，数值的显示进制。 图 1.4打开波形视图显示设置 1.2.2 列表视图显示方式设置 打开事件表，在事件表中右击，即可打开事件表的显示设置菜单如下图1.5。
图1.5事件表的显示设置 我们可以看到，事件表视图的显示设置与波形视图的显示设置除了打开的方式不同外并无其他区别。 1.3 毛刺处理 上面我们讲到了如何进行解码以及查看解码的结果，然而在解码中，经常不可避免会遭遇“毛刺”，“毛刺”会影响解码的进行，可能造成解码的错误。而在这个软件中，我们的协议解码均是建立处理的波形没有毛刺的基础，那么如何处理解码有毛刺的波形呢？这个就需要我们使用“杂讯过滤”这个小插件了。各个协议的详细介绍 本软件提供了大量的插件对各种协议进行了强有力的支持。其中包括了CAN、UART、USB、LIN等等，以下就是对各个协议的详细配置讲解。 1.4 CAN协议 CAN为串行通信协议，采用双线串行通信协议CANH，CANL。 1.4.1 CAN解码 在工具栏上点击添加协议分析插件，选择CAN，打开配置界面，配置完成后即可解码，如图 1.6所示。
华中科技大学计算机学院数字逻辑实验报告2(共四次)
数字逻辑实验报告（2） 姓名： 学号： 班级： 指导教师： 计算机科学与技术学院 20 年月日
数字逻辑实验报告（2）无符号数的乘法器设计
一、无符号数的乘法器设计 1、实验名称 无符号数的乘法器的设计。 2、实验目的 要求使用合适的逻辑电路的设计方法，通过工具软件logisim进行无符号数的乘法器的设计和验证，记录实验结果，验证设计是否达到要求。 通过无符号数的乘法器的设计、仿真、验证3个训练过程，使同学们掌握数字逻辑电路的设计、仿真、调试的方法。 3、实验所用设备 Logisim2.7.1软件一套。 4、实验内容 （1）四位乘法器设计 四位乘法器Mul4 4实现两个无符号的4位二进制数的乘法运算，其结构框图如图3-1所示。设被乘数为b(3:0)，乘数为a(3:0)，乘积需要8位二进制数表示，乘积为p(7:0)。 图3-1 四位乘法器结构框图 四位乘法器运算可以用4个相同的模块串接而成，其内部结构如图3-2所示。每个模块均包含一个加法器、一个2选1多路选择器和一个移位器shl。 图3-2中数据通路上的数据位宽都为8，确保两个4位二进制数的乘积不会发生溢出。shl是左移一位的操作，在这里可以不用逻辑器件来实现，而仅通过数据连线的改变（两个分线器错位相连接）就可实现。
a(0)a(1)a(2)a(3) 图3-2 四位乘法器内部结构 （2）32 4乘法器设计 32 4乘法器Mul32 4实现一个无符号的32位二进制数和一个无符号的4位二进制数的乘法运算，其结构框图如图3-3所示。设被乘数为b(31:0)，乘数为a(3:0)，乘积也用32位二进制数表示，乘积为p(31:0)。这里，要求乘积p能用32位二进制数表示，且不会发生溢出。 图3-3 32 4乘法器结构框图 在四位乘法器Mul4 4上进行改进，将数据通路上的数据位宽都改为32位，即可实现Mul32 4。 （3）32 32乘法器设计 32 32乘法器Mul32 32实现两个无符号的32位二进制数的乘法运算，其结构框图如图3-4所示。设被乘数为b(31:0)，乘数为a(31:0)，乘积也用32位二进制数表示，乘积为p(31:0)。这里，要求乘积p能用32位二进制数表示，且不会发生溢出。 图3-4 32 32乘法器结构框图 用32 4乘法器Mul32 4作为基本部件，实现32 32乘法器Mul32 32。 设被乘数为b(31:0)=(b31b30b29b28···b15b14b13b12···b4b3b2b1b0)2 乘数为a(31:0)=(a31a30a29a28···a15a14a13a12···a3a2a1a0)2 =(a31a30a29a28)2 228+···+ ( a15a14a13a12)2 212+···+ (a3a2a1a0)2 20
FC-AE-ASM协议分析仪产品手册
FC协议分析仪 产品手册 北京华力创通科技股份有限公司
目录 1. 产品概述 (3) 2. 硬件接口简介 (4) 2.1. 设备接口 (4) 2.2. SFP接口模块 (5) 2.3. 时钟和触发接口 (5) 3. 软件简介 (6) 3.1. 软件介绍 (6) 3.2. 界面风格 (7) 4. 工程配置管理 (7) 4.1. 新建工程 (7) 4.2. 打开工程 (8) 4.3. 过滤配置 (9) 5. 数据采集 (10) 5.1. 开始采集 (10) 5.2. 暂停采集 (10) 5.3. 停止采集 (10) 5.4. 数据浏览 (11) 5.5. 快速查看错误数据帧 (12) 6. 数据统计 (12) 6.1. 实时统计 (12) 6.1.1. TAP实时统计 (12) 6.2. 离线统计 (14) 6.2.1. TAP离线统计 (14) 7. 全局设置 (17)
1.产品概述 FC 协议分析仪是一款高性能的FC通信协议分析设备，该设备可以独立分析2路FC 数据通信链路，支持实时显示、过滤配置、离线分析等功能，可线速度采集1、2G的通信数据，并储存到本地磁盘供离线分析和数据挖掘等功能。 分析仪的主要功能包括： 支持2路独立FC通信数据采集 支持1、2G速度采集及切换 支持所有FC通信协议数据采集，支持ASM协议分析 支持ICD文件导入，对数据进行ICD解析 支持实时数据显示及过滤功能 支持错误数据显示及查找功能 支持1TG存储空间，可扩展 数据采集记录功能 数据统计分析功能 数据在线分析和离线分析功能 提供1个IRIG-B时间同步接口，支持解码和生成码 提供可配置IO电平触发采集功能（2路输入，2路输出） 提供1个100M/1000M自适应以太网接口，便于功能扩展 FC协议分析仪由便携式加固计算机和华力创通公司的FC光纤数据采集卡组成，配合高性能的采集、存储、分析软件，实现对高速FC光纤数据的采集和分析功能，为用户提供光纤通信的调试、测试手段。FC协议分析仪的实物如下：
数电实验报告 实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案？ 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。 4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。改变输入信 号的状态验证真值表。 2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。 规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。试用与非门设计判断得奖的电路。（请按照设计步骤独立完成之） 五、实验报告要求： 1．画出实验电路连线示意图，整理实验数据，分析实验结果与理论值是否相等。 2．设计判断得奖电路时需写出真值表及得到相应输出表达式以及逻辑电路图。 3．总结中规模集成电路的使用方法及功能。
如何用逻辑分析仪测试MIPI协议
如何用逻辑分析仪测试MIPI协议 对于现代的智能手机来说，其内部要塞入太多各种不同接口的设备(内存、摄像、声音)。即使以摄像头接口来说，不同的摄像头模组厂商也可能会使用不同的接口形式，这给手机厂商设计手机和选择器件带来了很大的难度。因此MIPI应运而生，今天重点说一下MIPI及MIPI-DSI命令捕获方法。 对于现代的智能手机来说，其内部要塞入太多各种不同接口的设备(内存、摄像、声音)。以摄像头接口为例，不同的摄像头模组厂商也可能会使用不同的接口形式，这给手机厂商设计手机和选择器件带来了很大的难度。为了解决这个问题，必须制定一系列的手机内部接口标准，否则手机行业将成为碎片化的产业。 2003年，由 ARM, Nokia, ST , TI 等公司联合成立了一个联盟——MIPI (Mobile Industry Processor Interface)是，目的就是是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度和增加设计灵活性。 MIPI 联盟下面有不同的WorkGroup，分别定义了一系列的手机内部接口标准，比如摄像头接口 CSI、显示接口 DSI、射频接口 DigRF、麦克风/喇叭接口 SLIMbus 等。统一接口标准的好处是手机厂商根据需要可以从市面上灵活选择不同的芯片和模组，更改设计和功能时更加快捷方便。 MIPI 组织主要致力于把移动通信设备内部的接口标准化从而减少兼容性问题并简化设计。下图是按照 MIPI 组织的设想未来智能移动通信设备的内部架构。 图中显示屏的 DSI 接口是目前已经比较成熟的 MIPI 应用。对于显示屏使用较多的行业（如手机屏、电脑屏、游戏机）而言，在调试通信的时候，能够准确地捕获命令包数据十分关键。虽然只有2根信号线，但是市面上并没有配备有MIPI-DSI协议解码的示波器。因此，此类协议的调试仍然依靠配备有MIPI-DSI协议解码的逻辑分析仪。这里以LAB7504逻辑分析仪为例，做一个简单的解码调试。操作起来也非常简单，从捕获信号波形到解码出对应数据只需要三步： 1、选择总线
逻辑分析仪(萧奋洛)
简易逻辑分析仪 作者：萧奋洛王元祥杨志专（华中科技大学）编号：1-59 赛前辅导教师：黄瑞光文稿整理辅导教师：肖看 摘要 本简易逻辑分析仪主要由数据信号发生器、程控逻辑门限设定、数据采集、触发控制、数据处理、波形存储、示波器显示控制和操作面板等功能模块组成。本逻辑分析仪以单片机AT89C55和FPGA（ACEX1K50）为控制核心,除了实现题目要求的全部功能以外，还采用240×128点阵型液晶实现波形显示和全程菜单操作，采用红外键盘实现全数字控制，使得系统智能化和人性化。此外，本系统还提供掉电保存和时钟显示等功能，使得系统更加实用。在软件方面，本系统以多机通信为基础，让多个处理器协调工作，使得系统稳定可靠。 一总体方案论证与设计 1 方案比较与选择 方案一：采用单片机作为系统控制核心。这种方案要求单片机除了完成基本处理分析以外，还需要完成8路TTL数据的采集与普通模拟示波器的显示控制。单片机虽然具备灵活的控制方式，但受工作速率的影响，可能会使示波器显示屏幕抖动和出现明显的回扫线，难以达到题目的要求。 方案二：采用CPLD/FPGA（或带有IP核的CPLD/FPGA）作为系统控制核心。即用CPLD/FPGA完成信号采集、触发控制与示波器的显示控制，由IP核实现人机交互和信号处理分析。本方案优点在于系统结构紧凑，有很高的工作速率，但是调试过程繁琐，不利于实现友善的用户交互界面。 方案三：采用单片机与FPGA结合的方式。即用单片机作为主处理器，完成人机界面、系统控制和触发控制。用FPGA作为协处理器，完成8路TTL数据的采集与普通模拟示波器的显示控制。这种方案兼顾了上述两种方案的优点，可以在硬、软件的结合上，使设计达到整体优化的效果。因此，我们采用方案三。 2 系统设计方案 本系统以单片机为主处理器，以FPGA为协处理器，其中FPGA主要完成8路TTL数据的采集与普通模拟示波器的显示控制。在系统结构上，我们采用总线方式实现单片机对FPGA的控制流传输，使用双口RAM实现大量高速数据流的交换，使系统非常稳定、可靠。图1给出了本系统的总体框图。
数字逻辑实验报告。编码器
数字逻辑实验实验报告 脚分配、1）分析输入、输出，列出方程。根据方程和IP 核库判断需要使用的门电路以及个数。 2）创建新的工程，加载需要使用的IP 核。 3）创建BD 设计文件，添加你所需要的IP 核，进行端口设置和连线操作。 4）完成原理图设计后，生成顶层文件（Generate Output Products）和HDL 代码文件（Create HDL Wrapper）。 5）配置管脚约束（I/O PLANNING），为输入指定相应的拨码开关，为输出指定相应的led 灯显示。
6）综合、实现、生成bitstream。 7）仿真验证，依据真值表，在实验板验证试验结果。
实验报告说明 数字逻辑课程组 实验名称列入实验指导书相应的实验题目。 实验目的目的要明确，要抓住重点，可以从理论和实践两个方面考虑。可参考实验指导书的内容。在理论上，验证所学章节相关的真值表、逻辑表达式或逻辑图的实际应用，以使实验者获得深刻和系统的理解，在实践上，掌握使用软件平台及设计的技能技巧。一般需说明是验证型实验还是设计型实验，是创新型实验还是综合型实验。 实验环境实验用的软硬件环境（配置）。 实验内容（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏）这是实验报告极其重要的内容。这部分要写明经过哪几个步骤。可画出流程图，再配以相应的文字说明，这样既可以节省许多文字说明，又能使实验报告简明扼要，清楚明白。 实验结果分析数字逻辑的设计与实验结果的显示是否吻合，如出现异常，如何修正并得到正确的结果。 实验方案的缺陷及改进意见在实验过程中发现的问题，个人对问题的改进意见。 心得体会、问题讨论对本次实验的体会、思考和建议。
组合逻辑电路实验报告.docx
篇一：培养基的制备与灭菌实验报告 陕西师范大学远程教育学院 生物学实验报告 报告题目培养基的制备与灭菌 姓名刘伟 学号 专业生物科学 批次/层次 指导教师 学习中心培养基的制备与灭菌 一、目的要求 1.掌握微生物实验室常用玻璃器皿的清洗及包扎方法。 2.掌握培养基的配置原则和方法。 3.掌握高压蒸汽灭菌的操作方法和注意事项。 二、基本原理 牛肉膏蛋白胨培养基： 是一种应用最广泛和最普通的细菌基础培养基，有时又称为普通培养基。由于这种培养基中含有一 般细胞生长繁殖所需要的最基本的营养物质，所以可供细菌生长繁殖之用。 高压蒸汽灭菌： 主要是通过升温使蛋白质变性从而达到杀死微生物的效果。将灭菌的物品放在一个密闭和加压的灭 菌锅内，通过加热，使灭菌锅内水沸腾而产生蒸汽。待蒸汽将锅内冷空气从排气阀中趋尽，关闭排 气阀继续加热。此时蒸汽不溢出，压力增大，沸点升高，获得高于100℃的温度导致菌体蛋白凝固 变性，而达到灭菌的目的。 三、实验材料 1.药品：牛肉膏、蛋白胨、nacl、琼脂、1mol/l的naoh和hcl溶液。 2.仪器及玻璃器皿：天平、高压蒸汽灭菌锅、移液管、试管、烧杯、量筒、三 角瓶、培养皿、玻璃漏斗等。 3.其他物品：药匙、称量纸、ph试纸、记号笔、棉花等。 四、操作步骤 （一）玻璃器皿的洗涤和包装 1．玻璃器皿的洗涤 玻璃器皿在使用前必须洗刷干净。将三角瓶、试管、培养皿、量筒等浸入含有洗涤剂的水中．用毛 刷刷洗，然后用自来水及蒸馏水冲净。移液管先用含有洗涤剂的水浸泡，再用自来水及蒸馏水冲洗。洗刷干净的玻璃器皿置于烘箱中烘干后备用。 2．灭菌前玻璃器皿的包装 （1）培养皿的包扎：培养皿由一盖一底组成一套，可用报纸将几套培养皿包
逻辑分析仪之协议解码
逻辑分析仪之协议解码 协议解码是逻辑分析仪分析功能的基本功能，同时也是协议组成部分的重要一环。协议解码主要是根据协议规则将逻辑分析仪采集回来的信号转化成工程师可以直接使用的信号，使信号中的数据更加直观、清晰地显示出，从而使开发人员不用对协议有充分的了解便能清楚的观察时序、发现错误、纠正错误，以此来提高开发效率。如图1所示为致远电子LAB7054 中Miler数据的一种协议分析结果。 图1 Miler协议解码 说到协议解码有的人就会有疑问啦，既然都是协议解码示波器可以直接将协议信号解码出来并清晰地在界面上显示出来，为什么还要用逻辑分析仪呢？而且逻辑分析仪还要使用上位机软件进行观测，岂不是很麻烦？那么接下来就给大家分享一下逻辑分析仪在协议解码上的几点优势。 ●通道数量 首先逻辑分析仪可以提供16通道、32通道等多个通道，可以满足多协议同时解码，便于在线分析观测；示波器一般只有2/4通道，单一协议解码时一般够用，但是如果多个协议同时解码时，就有些力不从心。举个例子，例如我们现在要解码SPI和LIN信号，SPI信号有四个信号端SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（片选），LIN信号单一输入，也就是说此时我们至少需要5个通道才能将这两个信号解码出来，然而示波器只有四通道，而逻辑分析仪高达32个通道数，可以清晰的将两种信号直观的解码显示出来。同理如果对于更复杂的信号可能包含更多的信号端子，那么示波器是无法解码的，而此时逻辑分析仪的解码优势显然易见。 ●存储深度 其次是存储深度优势。例如致远电子LA2000A系列单通道存储深度64Mpts，支持通道复用，在只使用8个通道时，单通道存储深度最高可达到256Mpts。同时采用压缩存储的方式，可以长时间的存储大量数据来进行数据分析。例如我们进行开机时序测试，嵌入式系统外设开机整个过程的初始化时，开机时间通常为数秒，外设主频越来越高，要求采样频率高，并且存储深度足够大等硬性指标；还有当进行大数据量分析时，如SD卡数据分析，分析数据包时，若存储深度不够，则只能分开几次记录，中间存在死区，如果存储深度足够大就可以一次性记录分析。因此逻辑分析仪可以实现每个通道均为大存储深度，便于观测分析。 ●协议分析能力 逻辑分析仪采用高级触发，甚至可以深入到协议内部进行触发，使协议解码准确，便于工程师分析。目前全球标准协议很多，任何公司都不能全部支持，各个公司都有其领先的协议分析。例如广州致远电子推出的常用协议插件，如SPI、UART、I2C、CF、SD、OneWire、Wiegand、SSI、8051、AD、PS2、CAN、Modbus、Miller、Manchester、LIN、IRDA、
逻辑分析仪的应用
第1章逻辑分析仪的应用 逻辑分析仪是分析数字系统逻辑关系的仪器。逻辑分析仪是属于数据域测试仪器中的一种总线分析仪，即以总线（多线）概念为基础，同时对多条数据线上的数据流进行观察和测试的仪器，这种仪器对复杂的数字系统的测试和分析十分有效。逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。 一、逻辑分析仪的应用场合 通常在电子仪器行业，我们在以下情况下需要使用逻辑分析仪： ●调试并检验数字系统的运行； ●同时跟踪并使多个数字信号相关联； ●检验并分析总线中违反时限的操作以及瞬变状态； ●跟踪嵌入软件的执行情况。 二、逻辑分析仪的使用步骤 使用逻辑分析仪与数字信号相连、捕获数字信号并进行分析，一般有以下4个步骤： ●用逻辑探头与被测系统(DUT)相连； ●设置时钟模式和触发条件； ●捕获被测信号； ●分析与显示捕获的数据。 三、逻辑探头 在使用逻辑分析仪测试中，首先选择合适的逻辑探头与被测系统(DUT)相连，探头利用内部比较器将输入电压与门限电压相比较，确定信号的逻辑状态(1或0)。门限值由用户设定，范围由逻辑分析仪本身决定，常用的逻辑电平为TTL电平、CMOS电平、ECL电平等等。 逻辑分析仪的探头有各种各样的形状、大小，用户可以根据自己的需要，选择合适的探头夹具。常用的探头有用于点到点故障查找的“夹子状”，有用在电路板上专用的连接器高密度、多通道型探头。逻辑探头应能够捕获高质量的信号，并且对被测系统的影响最小。另外，逻辑分析仪的探头应能提供高质量信号并传递给逻辑分析仪，并且对被测系统造成的负载最小，而且要适合与电路板及设备以多种方式连接。 四、设置时钟模式和触发条件 在逻辑分析仪与被测系统连接好之后，需要设置时钟模式与触发条件。逻辑分析仪的数据捕获方式不同于示波器，它有两种捕获方式，分别是异步捕获，获取信号的时间信息和同步捕获，用于获取被测系统的状态信息。其中异步分析更类似于示波器的数据捕获方式，其中采样率、波形捕获率等概念都与示波器的相关概念类似。 1.异步捕获模式 在这个模式中，逻辑分析仪用内部时钟进行数据采样，采样速度越快，测试分辨率越高。采样速率对于异步定时分析非常重要，例如，当采样间隔为2ns时，即每隔2ns捕获新的数据存入存储器中，在采样时钟到来之后改变的数据不会被捕获，直到下一个采样时钟到来，由于无法确定2ns中不会被捕获的数据，直到下一个采样时钟到来，由于无法确定2ns中数据是否发生变化，所以最终分辨率是2ns。这种异步捕获模式常用在目标设备与分析仪捕获的数据之间没有固定的时间关系，而且被测系统的信号间的时间关系为主要考虑因素时，通常使用这种捕获模式。