IC设计基础笔试面试常见题目(含详细答案)
IC笔试面试题目
IC笔试面试题目集合1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPG等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路3、基尔霍夫定律的内容是什么?(仕兰微电子)基尔霍夫定律(Kirchhoff Law)基尔霍夫电流定律(KCL):对任一集总参数电路中的任一节点,在任一瞬间,流出该节点的所有电流的代数和恒为零。
基尔霍夫电压定律(KVL):对任一集总参数电路中的任一回路,在任一瞬间,沿此回路的各段电压的代数和恒为零。
4、平板电容公式C=εS/4πkd5、三极管曲线特性。
(未知)6、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)反馈是将放大器输出信号(电压或电流)的一部分或全部,回授到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回授到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则反.按其电路结构又分为:电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上.因应用较广,所以我们在这里就负反馈电路加以论述.负反馈对放大器性能有四种影响: 1.负反馈能提高放大器增益的稳定性. (温度稳定性)2.负反馈能使放大器的通频带展宽. 3.负反馈能减少放大器的失真. 4.负反馈能提高放大器的信噪比. 5.负反馈对放大器的输出输入电阻有影响。
招聘面试IC设计面试笔试题目
招聘面试 IC设计面试笔试题目笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
IC设计面试笔试题目
IC设计面试笔试题目集合分类笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
IC类面试题
IC类面试题IC类面试题一、基础知识部分1. 什么是集成电路(Integrated Circuit),它的优点和应用范围是什么?2. 请解释什么是半导体(Semiconductor),以及半导体材料的特点。
3. 请简要介绍一下半导体器件(如二极管、三极管)的结构、工作原理和应用。
4. 请解释什么是超大规模集成电路(VLSI),以及它的特点和应用范围。
5. 什么是数字集成电路(Digital Integrated Circuit)和模拟集成电路(Analog Integrated Circuit)?请列举它们各自的应用领域。
6. 请简要介绍一下有源器件(如场效应管、双极型晶体管)和无源器件(如电阻、电容、电感)的基本原理和应用。
二、设计能力部分1. 请设计一个简单的二极管整流电路,并解释它的工作原理和应用。
2. 如何设计一个简单的数字电路,将一个四位二进制数转换为十进制数?3. 请设计一个模拟滤波电路,用于去除输入信号中的高频噪声。
4. 如何设计一个集成电路,实现一个温度控制系统?请简要描述设计思路。
5. 请设计一个数字信号处理电路,能够实现输入数据的快速傅里叶变换。
6. 如何设计一个功率放大器电路,实现对输入信号的放大和输出?三、实践能力部分1. 请解释什么是电子设计自动化工具(Electronic Design Automation,简称EDA),并介绍一种常用的EDA工具。
2. 请介绍一种常用的半导体器件制造工艺,并谈谈其优缺点。
3. 请介绍一种常用的可编程逻辑器件(Programmable Logic Device,简称PLD),并解释它的工作原理和应用。
4. 请列举一些常见的集成电路封装形式,并解释它们的特点和应用场景。
5. 请介绍一种常用的模拟集成电路设计方法,以及一种常用的数字集成电路设计方法。
四、综合能力部分1. 在集成电路设计中,如何确定适当的工艺尺寸和电路结构,以实现设计要求?2. 在集成电路设计和制造中,如何解决功耗、发热和可靠性等问题?3. 在开发一个集成电路产品时,您认为最重要的是什么,为什么?4. 请谈谈您对未来集成电路技术发展的看法,以及您认为可能面临的挑战和机遇。
ic笔试题目汇总100
数字IC设计工程师笔试面试经典100题1:什么是同步逻辑和异步逻辑?同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。
改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入 x 有无变化,状态表中的每个状态都是稳定的。
异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。
2:同步电路和异步电路的区别:同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。
3:时序设计的实质:时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
4:建立时间与保持时间的概念?建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。
保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。
5:为什么触发器要满足建立时间和保持时间?因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。
这就是为什么要用两级触发器来同步异步输入信号。
这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。
(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。
EE笔试面试题目集合分类--IC设计基础
EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
(仕兰微电子)13、用运算放大器组成一个10倍的放大器。
IC设计基础笔试集锦
IC设计基础(流程、工艺、版图、器件)笔试集锦1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)什么是MCU?MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。
MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。
MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。
RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是CPU核心很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如Mac的Power PC系列。
CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。
DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。
IC设计模拟的经典的面试题及其答案
Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流
随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大
Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一
Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍;Q2是一侧面式的NPN BJT,基极为P substrate,到集电极的增益可达数十倍;Rwell是nwell的寄生电阻;Rsub是substrate电阻。
MENTOR Modle-sim
模拟电路仿真工具:
***ANTI HSpice pspice,spectre micro microwave:
eesoft : hp
3.)逻辑综合(synthesis tools)
逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。
12、请简述一下设计后端的整个流程?(仕兰微面试题目)
13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元素?(仕兰微面试题目)
8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)
IC设计基础笔试面试常见题目(含详细答案)
提高稳定性; 但要注意米勒补偿电容的引入会导致产生一个右半平面的零点,
若设置不当该零点可能
会导致稳定性问题,可以通过调零电阻( nulling resistor)、消除前馈路径或者前馈补偿等方法控制这
个右半平面的零点;
通过负反馈能够扩展增益幅度的平坦范围,也即扩展
-3dB 带宽,但要注意深度的负反馈可能会带来
EE 笔试 / 面试题目集合分类 --IC 设计基础
模拟电路
1、基尔霍夫定理的内容是什么?(仕兰微电子) ( 1 ) 基尔霍夫电流定律 ,简记为 KCL ,是电流的连续性在 集总参数电路 上的体现,其物理背 景是电荷守恒公理。基尔霍夫电流定律是确定电路中任意节点处各支路电流之间关系的定律, 因此又称为 节点电流定律 ,它的内容为:在任一瞬时,流向某一结点的电流之和恒等于由该结 点流出的电流之和;
在列写节点电流方程时,各电流变量前的正、负号取决于各电流的参考方向对
该节点的关系(是 “流入 ”还是 “流出 ”);而各电流值的正、负则反映了该电流的实际方向与参考
方向的关系(是相同还是相反) 。通常规定,对参考方向背离(流出)节点的电流取正号,而
对参考方向指向(流入)节点的电流取负号。
( 2 )第二定律又称 基尔霍夫电压定律 ,简记为 KVL ,是 电场 为位场时 电位 的单值性在集总参
FET 与 BJT 的比较:
FET 是电压控制型器件,输入阻抗高; BJT 是电流控制型,输入阻抗相对较低;
FET 的 D 、S 可以互换;耗尽型 MOS 的 VGS 可正可负,使用比 BJT 灵活;
FET 仅利用多数载流子导电; BJT 既使用多数载流子又使用少数载流子导电; 射性均优于 BJT ;
间的约束关系,沿选定的回路方向绕行所经过的电路电位的升高之和等于电路电位的下降之和
[指导]模拟ic设计面试笔试题目基础
Analog ic design 面试笔试题目精选1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。
(未知)3、最基本的如三极管曲线特性。
(未知)4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。
(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。
(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
(未知)11、画差放的两个输入管。
(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。
并画出一个晶体管级的运放电路。
(仕兰微电子)13、用运算放大器组成一个10倍的放大器。
(未知)14、给出一个简单电路,让你分析输出电压的特性(就是个积分电路),并求输出端某点的rise/fall时间。
(Infineon笔试试题)15、电阻R和电容C串联,输入电压为R和C之间的电压,输出电压分别为C 上电压和R上电压,要求绘制这两种电路输入电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。
当RC<<T时,给出输入电压波形图,绘制两种电路的输出波形图。
(未知)16、有源滤波器和无源滤波器的原理及区别?(新太硬件)17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。
数字IC设计工程师笔试面试经典100题(大部分有答案)
1:什么是同步逻辑和异步逻辑?(汉王)同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。
改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入x有无变化,状态表中的每个状态都是稳定的。
异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,_ 电路中没有统一的时钟,电路状态的改变由外部输入_ 的变化直接引起。
2 :同步电路和异步电路的区别:同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。
异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。
3 :时序设计的实质:时序设计的实质就是满足每一个触发器的建立/保持时间的要求。
4 :建立时间与保持时间的概念?建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。
保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。
5:为什么触发器要满足建立时间和保持时间?因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。
这就是为什么要用两级触发器来同步异步输入信号。
这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。
(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。
芯片设计基础知识题库100道及答案(完整版)
芯片设计基础知识题库100道及答案(完整版)1. 芯片设计中,用于描述电路功能和连接关系的语言通常是()A. C 语言B. 汇编语言C. 硬件描述语言D. Java 语言答案:C2. 以下哪种不是常见的硬件描述语言()A. VHDLB. VerilogC. PythonD. SystemVerilog答案:C3. 在芯片设计流程中,逻辑综合的主要作用是()A. 将高级语言描述转换为门级网表B. 进行功能仿真C. 布局布线D. 生成测试向量答案:A4. 芯片的制造工艺通常用()来表示A. 纳米B. 微米C. 厘米D. 毫米答案:A5. 以下哪个不是芯片设计中的时序约束()A. 建立时间B. 保持时间C. 恢复时间D. 传播时间答案:D6. 芯片中的存储单元通常使用()实现A. 触发器B. 计数器C. 加法器D. 减法器答案:A7. 下列哪种工具常用于芯片的功能仿真()A. ModelSimB. QuartusC. CadenceD. Synopsys答案:A8. 芯片设计中的布线主要是为了()A. 连接各个电路模块B. 优化芯片性能C. 节省芯片面积D. 以上都是答案:D9. 以下哪种不是常见的数字电路基本单元()A. 与门B. 或门C. 非门D. 乘法器答案:D10. 在芯片设计中,降低功耗的方法不包括()A. 降低工作电压B. 减少晶体管数量C. 提高时钟频率D. 采用低功耗工艺答案:C11. 芯片的性能指标通常不包括()A. 工作频率B. 功耗C. 价格D. 面积答案:C12. 以下哪种不是芯片设计中的验证方法()A. 形式验证B. 静态验证C. 动态验证D. 随机验证答案:D13. 芯片设计中的可测性设计主要是为了()A. 提高芯片的可靠性B. 方便芯片测试C. 降低生产成本D. 增强芯片功能答案:B14. 下列哪种不是常见的芯片封装类型()A. DIPB. BGAC. PGAD. IDE答案:D15. 芯片设计中,时钟树综合的目的是()A. 优化时钟信号的分布B. 减少时钟偏差C. 降低时钟功耗D. 以上都是答案:D16. 以下哪种不是模拟电路的基本元件()A. 电阻B. 电容C. 电感D. 触发器答案:D17. 在芯片设计中,面积优化的主要手段不包括()A. 资源共享B. 逻辑化简C. 增加晶体管尺寸D. 复用模块答案:C18. 芯片中的电源网络主要用于()A. 提供稳定的电源电压B. 传输信号C. 存储数据D. 控制时钟答案:A19. 下列哪种不是常见的EDA 工具()A. Mentor GraphicsB. Altium DesignerC. Adobe PhotoshopD. Xilinx ISE答案:C20. 芯片设计中的逻辑优化通常在()阶段进行A. 前端设计B. 后端设计C. 验证D. 测试答案:A21. 以下哪种不是常见的集成电路制造材料()A. 硅B. 锗C. 铜D. 铝答案:C22. 在芯片设计中,信号完整性问题主要包括()A. 反射B. 串扰C. 电磁干扰D. 以上都是答案:D23. 芯片的可靠性设计不包括()A. 容错设计B. 冗余设计C. 加密设计D. 老化预测答案:C24. 下列哪种不是常见的芯片测试方法()A. 功能测试B. 性能测试C. 压力测试D. 外观测试答案:D25. 芯片设计中的功耗分析通常包括()A. 静态功耗分析B. 动态功耗分析C. 漏电功耗分析D. 以上都是答案:D26. 以下哪种不是常见的芯片架构()A. RISCB. CISCC. DSPD. SQL答案:D27. 在芯片设计中,低功耗设计的策略不包括()A. 门控时钟B. 多阈值电压C. 增加流水线级数D. 电源门控答案:C28. 芯片中的总线类型通常不包括()A. 数据总线B. 地址总线C. 控制总线D. 通信总线答案:D29. 下列哪种不是常见的芯片设计流程模型()A. 瀑布模型B. 迭代模型C. 敏捷模型D. 二叉树模型答案:D30. 芯片设计中的时序收敛主要是指()A. 满足时序约束B. 优化性能C. 降低功耗D. 减小面积答案:A31. 以下哪种不是常见的数字信号处理算法在芯片中的实现方式()A. 专用硬件B. 软件编程C. 混合实现D. 机械传动答案:D32. 在芯片设计中,静电防护的措施不包括()A. 增加保护电路B. 提高工作电压C. 采用防静电材料D. 良好的接地答案:B33. 芯片的封装技术对芯片性能的影响不包括()A. 散热B. 信号传输C. 成本D. 逻辑功能答案:D34. 下列哪种不是常见的模拟电路设计指标()A. 增益B. 带宽C. 分辨率D. 时钟频率答案:D35. 芯片设计中的布局规划主要考虑()A. 模块位置B. 布线资源C. 电源分布D. 以上都是答案:D36. 以下哪种不是常见的芯片验证技术()A. 等价性检查B. 代码审查C. 边界扫描D. 故障注入答案:B37. 在芯片设计中,提高芯片集成度的方法不包括()A. 减小晶体管尺寸B. 多层布线C. 增加芯片面积D. 三维集成答案:C38. 芯片中的模拟数字转换器(ADC)的主要性能指标不包括()A. 转换精度B. 转换速度C. 功耗D. 存储容量答案:D39. 下列哪种不是常见的数字电路设计风格()A. 行为级B. 结构级C. 物理级D. 生物级答案:D40. 芯片设计中的噪声分析主要针对()A. 电源噪声B. 信号噪声C. 环境噪声D. 以上都是答案:D41. 以下哪种不是常见的芯片测试设备()A. 逻辑分析仪B. 示波器C. 频谱分析仪D. 显微镜答案:D42. 在芯片设计中,降低时钟抖动的方法不包括()A. 优化时钟源B. 增加时钟缓冲器C. 提高时钟频率D. 采用锁相环技术答案:C43. 芯片的电磁兼容性设计主要考虑()A. 抗干扰能力B. 辐射发射C. 传导发射D. 以上都是答案:D44. 下列哪种不是常见的芯片可靠性测试()A. 高温测试B. 低温测试C. 湿度测试D. 颜色测试答案:D45. 芯片设计中的电源完整性分析主要关注()A. 电源电压波动B. 电流密度分布C. 地弹噪声D. 以上都是答案:D46. 以下哪种不是常见的芯片加密技术()A. 对称加密B. 非对称加密C. 哈希函数D. 压缩技术答案:D47. 在芯片设计中,减少信号串扰的措施不包括()A. 增加线间距B. 屏蔽C. 降低信号频率D. 增加信号强度答案:D48. 芯片中的数字信号处理器(DSP)通常用于()A. 图像处理B. 音频处理C. 通信D. 以上都是答案:D49. 下列哪种不是常见的芯片设计中的知识产权(IP)核()A. CPU 核B. GPU 核C. 内存控制器核D. 电池核答案:D50. 芯片设计中的性能评估指标通常不包括()A. 吞吐量B. 延迟C. 重量D. 资源利用率答案:C51. 以下哪种不是常见的芯片制造工艺步骤()A. 光刻B. 蚀刻C. 镀膜D. 焊接答案:D52. 在芯片设计中,解决时序违例的方法不包括()A. 调整逻辑B. 改变布局C. 增加时钟周期D. 减少模块数量答案:D53. 芯片的散热设计主要考虑()A. 散热器选择B. 风道设计C. 芯片封装D. 以上都是答案:D54. 下列哪种不是常见的模拟集成电路类型()A. 运算放大器B. 比较器C. 计数器D. 滤波器答案:C55. 芯片设计中的布线拥塞解决方法不包括()A. 重新布局B. 增加布线层数C. 减少布线资源需求D. 降低工作电压答案:D56. 以下哪种不是常见的芯片设计中的仿真类型()A. 前仿真B. 后仿真C. 在线仿真D. 离线仿真答案:C57. 在芯片设计中,提高布线效率的方法不包括()A. 智能布线算法B. 手动布线C. 增加布线资源D. 降低芯片性能答案:D58. 芯片中的锁相环(PLL)主要用于()A. 时钟生成B. 频率合成C. 相位调整D. 以上都是答案:D59. 下列哪种不是常见的芯片验证语言()A. SVAB. PSLC. HTMLD. OVL答案:C60. 芯片设计中的可综合代码编写原则不包括()A. 避免使用不可综合的语法B. 优化代码结构C. 增加注释D. 提高代码可读性答案:C61. 以下哪种不是常见的芯片设计中的优化技术()A. 逻辑重组B. 时钟门控C. 资源共享D. 颜色调整答案:D62. 在芯片设计中,降低电磁干扰的方法不包括()A. 滤波B. 屏蔽C. 增加电磁辐射D. 合理布线答案:C63. 芯片的静电放电(ESD)保护主要针对()A. 输入输出引脚B. 内部电路C. 电源引脚D. 以上都是答案:D64. 下列哪种不是常见的数字电路综合工具()A. Design CompilerB. SynplifyC. VivadoD. Photoshop答案:D65. 芯片设计中的面积估算方法不包括()A. 晶体管计数B. 模块面积累加C. 经验公式D. 重量测量答案:D66. 以下哪种不是常见的芯片设计中的时序分析工具()A. PrimeTimeB. TimeQuestC. ModelSimD. Cadence答案:D67. 在芯片设计中,提高芯片稳定性的方法不包括()A. 增加冗余电路B. 优化电源管理C. 降低工作温度D. 改变芯片颜色答案:D68. 芯片中的数模转换器(DAC)的主要性能指标不包括()A. 分辨率B. 建立时间C. 线性度D. 存储容量答案:D69. 下列哪种不是常见的芯片设计中的布局工具()A. ICCB. EncounterC. QuartusD. Vivado答案:C70. 芯片设计中的功耗估算方法通常不包括()A. 基于公式计算B. 基于仿真C. 基于实测D. 基于猜测答案:D71. 以下哪种不是常见的芯片设计中的验证平台()A. UVMB. VMMC. AVMD. WMM答案:D72. 在芯片设计中,减少布线延迟的方法不包括()A. 缩短布线长度B. 减小线电阻C. 增加线电容D. 提高布线层数答案:C73. 芯片的热分析主要用于()A. 评估芯片温度分布B. 优化散热设计C. 预测芯片寿命D. 以上都是答案:D74. 下列哪种不是常见的模拟电路仿真工具()A. HSPICEB. SpectreC. LTspiceD. Python答案:D75. 芯片设计中的逻辑等效性检查主要检查()A. 前后端设计的逻辑一致性B. 不同版本设计的逻辑一致性C. 不同模块设计的逻辑一致性D. 以上都是答案:D76. 以下哪种不是常见的芯片设计中的故障模型()A. 固定故障B. 桥接故障C. 颜色故障D. 开路故障答案:C77. 在芯片设计中,提高芯片抗干扰能力的方法不包括()A. 增加滤波电容B. 优化布线C. 降低电源电压D. 采用屏蔽技术答案:C78. 芯片中的存储器类型通常不包括()A. SRAMB. DRAMC. ROMD. RAM答案:D79. 下列哪种不是常见的芯片设计中的性能优化策略()A. 流水线设计B. 并行处理C. 串行处理D. 资源复用答案:C80. 芯片设计中的信号完整性仿真主要包括()A. 反射仿真B. 串扰仿真C. 电磁兼容性仿真D. 以上都是答案:D81. 以下哪种不是常见的芯片设计中的低功耗技术()A. 动态电压频率调整B. 多电压域设计C. 增加晶体管数量D. 门控电源答案:C82. 在芯片设计中,解决时钟偏差的方法不包括()A. 插入缓冲器B. 调整时钟树结构C. 增加时钟频率D. 采用时钟网格答案:C83. 芯片的可靠性评估主要包括()A. 失效率分析B. 寿命预测C. 故障模式影响分析D. 以上都是答案:D84. 下列哪种不是常见的数字电路测试向量生成方法()A. 基于算法B. 基于仿真C. 基于模型D. 基于想象答案:D85. 芯片设计中的布线资源评估主要考虑()A. 布线通道数量B. 过孔数量C. 布线层数D. 以上都是答案:D86. 以下哪种不是常见的芯片设计中的知识产权保护方式()A. 专利申请B. 版权登记C. 商业秘密保护D. 公开源代码答案:D87. 在芯片设计中,提高模拟电路性能的方法不包括()A. 采用高性能器件B. 优化电路结构C. 增加电路复杂度D. 进行参数校准答案:C88. 芯片中的控制器通常()A. 负责数据处理B. 协调各部件工作C. 存储数据D. 进行信号转换答案:B89. 以下哪种不是芯片设计中的布线规则()A. 线宽限制B. 线间距要求C. 颜色规定D. 布线层数限制答案:C90. 在芯片设计中,时钟树综合时需要考虑的因素不包括()A. 时钟延迟B. 时钟偏斜C. 时钟频率D. 时钟功耗答案:C91. 芯片的测试覆盖率指标通常不包括()A. 语句覆盖率B. 分支覆盖率C. 颜色覆盖率D. 条件覆盖率答案:C92. 下列哪种不是常见的芯片设计中的时序优化方法()A. 寄存器重定时B. 逻辑复制C. 改变电路结构D. 增加芯片面积答案:D93. 芯片设计中的可测试性设计原则不包括()A. 可观测性B. 可控制性C. 可修复性D. 可装饰性答案:D94. 以下哪种不是常见的芯片设计中的布局约束()A. 模块间距B. 电源分布C. 布线通道D. 外观美观答案:D95. 在芯片设计中,降低串扰的方法不包括()A. 增加屏蔽线B. 调整线的走向C. 提高信号幅度D. 减小并行线长度答案:C96. 芯片的故障诊断技术通常不包括()A. 逻辑分析B. 信号监测C. 外观检查D. 功能测试答案:C97. 下列哪种不是常见的芯片设计中的仿真加速技术()A. 硬件加速B. 并行仿真C. 模型简化D. 色彩优化答案:D98. 芯片设计中的电源网络设计要点不包括()A. 降低电源噪声B. 提高电源效率C. 增加电源颜色D. 保证电源稳定性答案:C99. 以下哪种不是常见的芯片设计中的逻辑化简方法()A. 卡诺图法B. 公式法C. 图形法D. 随机法答案:D100. 在芯片设计中,提高布线资源利用率的方法不包括()A. 合理规划布线通道B. 减少布线层数C. 优化布线算法D. 随意布线答案:D。
IC笔试、面试题库(含答案)
2、FPGA和ASIC的概念,他们的
区别。(未知)
ASIC:专用集成电路,它是面向专门用
途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,
短、交货周期供货的全定制,半定制集成电
路。与门阵列等其它ASIC (Application
Specific IC)相比,它们又具有设计开发周期
量产的电子产品。
14
熔丝型开关
PLICE(可编程逻辑互连电路单元)
熔丝断开为1
01
A1 A 0
0 0
0 1
1 0
1 1
1
0
10 00 00 1
0
Y1
0
0
0
1
Y2 Y3 Y4
0 0 0
0 0 1
1 0 0
0 0 1
十进制
0
1
4
9
用高压将PLICE
介质击穿。
反熔丝型开关
15
在反熔丝PROM中,各连接点放的不是熔丝,而
单片微型计算机(Single Chip
Microcomputer),是指随着大规模集成
电路的出现及其发展,将计算机的
CPU、RAM、ROM、定时数器和多种
I/O接口集成在一片芯片上,形成芯片
级的计算机。
4
设计方法上从CISC结构演变到RISC结构
通常将采用英特尔处理器的服务器称为
IA (Intel Architecture)架构服务器,由于
Logic
0.35/0.3µm 3.3V/5V
Mix Mode
NVM
Hi-Voltage
CIS
Rtn
0.15µm
最新(完美版)IC专业课面试问题汇总
1、PMOS和NMOS的版图区别?这两个哪个用的频繁,为什么?
2、BJT和晶体管的区别?
3、D触发器的电平规则和引脚图?如何用D触发器构成T触发
器?
4、反馈的种类?如何构成这些反馈?
5、会用哪些软件?
6、差分电路作用
7、温度,电源属于差模信号还是共模信号
8、说出其他几个共模信号
9、如何提高共模抑制比
10、两种击穿是什么,原理
11、Pn结工作原理,为什么加正向电压电流急速上升
12、如何提高ttl电路响应速度
13、COMS电路与ttl电路优缺点
14、时序电路与组合电路差别
15、PN节电流有什么特性?
16、问为什么在正向电压下电流会急剧上升?
17、是为什么传感器一般在低温下工作?
18、什么是施密特触发器?
19、AD转换原理。
20、什么是竞争和冒险?
21、什么是SOC,举例说明SOC。
SOC投片前怎样验证从而较低成本?
22、触发器的种类以及他们之间的相互关系?
23、差分放大电路的组成、结构,优点以及提高共模抑制比的方法。
24、反相器怎么实现
25、振荡器的实现,有多少个反相器
26、还有串联电路的Q值和并联电路的Q值计算
27、比如什么是因果系统
28、什么是线性时不变系统
29、DFT和FFT的区别
30、什么各个触发器之间的转换
31、触发器,存储器,寄存器的区别
32、什么是自上而下的设计和自下而上的设计
33、MOS管的二阶效应
34、晶体管的类型有哪几种?各自的特点是什么?
35、简述运放的主要参数。
36、射频接收机和发射机的框架?
37、射频功率放大器的种类和特点。
IC设计模拟的经典的面试题及其答案
Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路Latc h up是指cmo s晶片中,在电源p owerVDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路,它的存在会使VDD和GND之间产生大电流随着IC制造工艺的发展, 封装密度和集成度越来越高,产生L atchup的可能性会越来越大La tch u p 产生的过度电流量可能会使芯片产生永久性的破坏, Latc h up的防范是I C Lay out 的最重要措施之一Q1为一垂直式PNPBJT,基极(ba se)是n well,基极到集电极(co llect or)的增益可达数百倍;Q2是一侧面式的NPN B JT,基极为P su bstra te,到集电极的增益可达数十倍;Rwel l是nwe ll的寄生电阻;Rs ub是su bstra te电阻。
以上四元件构成可控硅(SC R)电路,当无外界干扰未引起触发时,两个BJT 处于截止状态,集电极电流是C-B的反向漏电流构成,电流增益非常小,此时La tch u p不会产生。
当其中一个BJT的集电极电流受外部干扰突然增加到一定值时,会反馈至另一个BJ T,从而使两个BJT因触发而导通,VDD至GND(VSS)间形成低抗通路,La tch u p由此而产生。
产生Latc h up的具体原因芯片一开始工作时VDD变化导致n well和P sub strat e间寄生电容中产生足够的电流,当VDD变化率大到一定地步,将会引起La tch u p。
当I/O的信号变化超出VDD-GND(V SS)的范围时,有大电流在芯片中产生,也会导致SC R的触发。
面试笔试题目IC设计基础(流程、工艺、版图、器件)(小编整理)
面试笔试题目IC设计基础(流程、工艺、版图、器件)(小编整理)第一篇:面试笔试题目 IC设计基础(流程、工艺、版图、器件) IC设计基础(流程、工艺、版图、器件)1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。
(未知)答案:FPGA是可编程ASIC。
ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。
根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。
与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)5、描述你对集成电路设计流程的认识。
(仕兰微面试题目)6、简述FPGA等可编程逻辑器件设计流程。
(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具。
(未知)8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)9、Asic的design flow。
(威盛VIA 2003.11.06 上海笔试试题)10、写出asic前期设计的流程和相应的工具。
(威盛)11、集成电路前段设计流程,写出相关的工具。
(扬智电子笔试)先介绍下IC开发流程:1.)代码输入(design input)用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码语言输入工具:SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic(viewdraw)2.)电路仿真(circuit simulation)将vhd代码进行先前逻辑仿真,验证功能描述是否正确数字电路仿真工具:Verolog: CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具:***ANTI HSpice pspice,spectre micro microwave: eesoft : hp3.)逻辑综合(synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真。
IC设计基础(流程、工艺、版图、器件) 笔试集锦
IC设计基础(流程、工艺、版图、器件)笔试集锦1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。
(仕兰微面试题目)什么是MCU?MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。
MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。
MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。
RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是CPU核心很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如Mac的Power PC系列。
CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。
DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
EE 笔试/面试题目集合分类--IC 设计基础模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)(1)基尔霍夫电流定律,简记为KCL ,是电流的连续性在集总参数电路上的体现,其物理背景是电荷守恒公理。
基尔霍夫电流定律是确定电路中任意节点处各支路电流之间关系的定律,因此又称为节点电流定律,它的内容为:在任一瞬时,流向某一结点的电流之和恒等于由该结点流出的电流之和;在列写节点电流方程时,各电流变量前的正、负号取决于各电流的参考方向对该节点的关系(是“流入”还是“流出”);而各电流值的正、负则反映了该电流的实际方向与参考方向的关系(是相同还是相反)。
通常规定,对参考方向背离(流出)节点的电流取正号,而对参考方向指向(流入)节点的电流取负号。
(2)第二定律又称基尔霍夫电压定律,简记为KVL ,是电场为位场时电位的单值性在集总参数电路上的体现,其物理背景是能量守恒公理。
基尔霍夫电压定律是确定电路中任意回路内各电压之间关系的定律,因此又称为回路电压定律,它的内容为:在任一瞬间,沿电路中的任一回路绕行一周,在该回路上电动势之和恒等于各电阻上的电压降之和;KVL 定律是描述电路中组成任一回路上各支路(或各元件)电压之间的约束关系,沿选定的回路方向绕行所经过的电路电位的升高之和等于电路电位的下降之和2、平板电容公式(C=εS/4πkd)。
4r o r SS SC ddkdξξξξπ===, 其中,14o kξπ=为真空中的介电常数;r ξ为相对介电常数;S 为平行板的面积; d 为平行板之间的距离;3、最基本的三极管曲线特性。
4、描述反馈电路的概念,列举他们的应用。
(仕兰微电子)负反馈种类:(电压并联反馈(shunt-shunt feedback),电流串联反馈(series-series feedback),电压串联反馈(series-shunt feedback)和电流并联反馈(shunt-series feedback);负反馈的优点:4.1降低放大器的增益灵敏度,因此广泛应用在放大器的设计中(amplifier design);4.2改变输入电阻和输出电阻;4.3改善放大器的线性和非线性失真,因此高质音频放大器通常在power output stage采用负反馈;4.4有效地扩展放大器的通频带,因此负反馈广泛应用在broadband amplifiers中。
5、三极管和MOS管的小信号等效模型5.1三极管(bipolar transistor):三极管的主要参数:ICBO:集电结反向饱和电流;ICEO:集电极和发射极间的穿透电流,ICEO=(1+beta)ICBO;极间反向饱和电流越小,三极管质量越好;ICBO(ICEO)、beta具有正的温度系数;VBE具有负的温度系数-2~3mV/K;集电极最大允许电流ICM:是指beta下降到其额定值得2/3时允许的最大集电极电流;集电极最大允许功率损耗PCM:是指集电结上允许损耗功率的最大值;Pc=Ic*VCE;选择Ic、VCE 应保证Pc<PCM;反向击穿电压:V (BR )EBO < V (BR )CEO < V (BR )CBO共发射极截止频率f β,特征频率T f ,共基极截止频率f α:()1of f jf βββ=+;|()|f ββ=;|()|1T f β=;T o f f βββ=≈1()()1()1(1)o oo f f f f jf ββββαββ+==+++;|()|f αα=(1)o f f αββ=+三者之间的大小比较:T f f f βα<<,其中T f f α≈oβoα5.2 MOSFET transistor2m ov ov I g V V β===;ov V =212ov I V β=0t t V V γ=+-(体效应);(0.01~0.3)mbm g g ηη=≈MOS 管的亚阈值特性:VGS<Vt 时,管子弱导通,Ids 与VGS 成指数关系;关于JFET :JFET一般不工作在VGS>0的状态下,因为当VGS>0时将产生栅极电流ig使G、S之间的电阻急剧下降;当VGS<0且|VGS|越大时,耗尽层约宽,导致导电沟道变窄,ids减小;FET与BJT的比较:FET是电压控制型器件,输入阻抗高;BJT是电流控制型,输入阻抗相对较低;FET的D、S可以互换;耗尽型MOS的VGS可正可负,使用比BJT灵活;FET仅利用多数载流子导电;BJT既使用多数载流子又使用少数载流子导电;FET的热稳定性和抗辐射性均优于BJT;FET的噪声系数比BJT小,尤其是JFET,噪声系数极低;FET还可以作为压控电阻使用;6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)频率补偿是为了改善频率特性,增加相位裕度,提高稳定性,防止oscillation。
例如在典型的二级运放设计中,可以通过米勒补偿电容实现频率补偿,通过极点分裂来增加相位裕度,提高稳定性;但要注意米勒补偿电容的引入会导致产生一个右半平面的零点,若设置不当该零点可能会导致稳定性问题,可以通过调零电阻(nulling resistor)、消除前馈路径或者前馈补偿等方法控制这个右半平面的零点;通过负反馈能够扩展增益幅度的平坦范围,也即扩展-3dB带宽,但要注意深度的负反馈可能会带来系统的不稳定性问题。
频率补偿(也即相位补偿)的方法有如下几种:(参考华工版模电P227)6.1 滞后补偿接入具有相位滞后特性的RC网络,是增益函数相位滞后,达到稳定负反馈放大电路的目的;其有细分为主极点补偿和极-零点补偿(超前-滞后补偿);主极点补偿是在放大电路时间常数最大的回路中并接一个补偿电容C,令放大电路的主极点频率下降从而增大相位裕度;该补偿方法的缺点是C的容量较大,导致基本放大电路的频带变得很窄;极-零点补偿(超前-滞后补偿)是在时间常数最大的电路中并接一个R和C串联的补偿网络,使得主极点减小,次极点增加,同时还可以利用补偿后产生的零点去抵消原系统中的极点,从而增加相位裕度;米勒补偿属于这种补偿方式;极-零点补偿同样会使基本放大电路的频带变窄,但比主极点补偿的频带宽。
6.2 超前补偿引入相位超前网络,产生额外的零点fz和极点f2,用其产生的零点fz去抵消原系统的次极点P2,而f2则成为新的次极点(注意f2>P2),在补偿的过程中原系统的主极点f1保持不变;通过这种方式拉开主极点和次极点的距离,提高了负反馈放大电路的稳定性;因为f1不变,放大电路的开环通频带并没有改变;因此超前补偿方法在宽频带放大电路中得到广泛的应用。
7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。
判断系统是否稳定的准则:相位移等于180度时,如果增益幅度大于1则不稳定;或者增益幅度等于1时相位移超过180度则不稳定;一般要求相位裕度超过45度;在一些应用中要求相位裕度超过60度。
改变频响曲线的方法:(1)通过负反馈能够扩展增益幅度的平坦范围,也即扩展-3dB带宽,但要注意深度的负反馈可能会带来系统的不稳定性问题。
(2)在二级运算放大器中可以通过米勒补偿实现极点分裂,增加相位裕度,提高稳定性。
8、给出一个差分运放,如何相位补偿,并画补偿后的波特图。
在典型的二级运放设计中,可以通过米勒补偿电容实现频率补偿,通过极点分裂来增加相位裕度,提高稳定性;但要注意米勒补偿电容的引入会导致产生一个右半平面的零点,若设置不当该零点可能会导致稳定性问题,可以通过调零电阻(nulling resistor)、消除前馈路径或者前馈补偿等方法控制这个右半平面的零点;9、基本放大电路种类,优缺点,特别是广泛采用差分结构的原因。
9.1 共源级放大电路9.1.1 采用电阻负载的共源级放大电路缺点:gm随输入信号发生变化;Vin为大信号时增益发生显著的变化,增益对信号电平的依赖导致了非线性;要获得较大的增益,则需要很大的RD,引起面积的增大;制作精确控制阻值的RD也较为困难。
9.1.2 采用二极管连接当负载的共源级放大电路优点:当输入和输出电平发生变化时,增益相对保持不变;表明增益是器件尺寸的比较弱的函数;Vout 的最大值可以为VDD-Vth ; 缺点:当需要较高的增益时,M1的宽长比很大而M2的宽长比很小;M2的宽长比小导致M2的V ov 很大,Vgs2也很大,导致V out (max )很小,因此输出摆幅严重减小;9.1.3采用电流源负载的共源级放大电路输出V out 的直流值还没有确定,只有通过负反馈环路把V out 箝位在某一个值共源级偏置才达到稳定9.1.4工作在线性区的MOS 为负载的共源级放大电路缺点:ox C ,THP V 随工艺和温度改变,产生一个精确的Vb 需要复杂的电路;优点:V out (max )= VDD ,输出摆幅较大9.1.5 source degeneration 的共源级放大电路1mm m Sg G g R =+ ,如果Rs 很大,则Gm 很稳定,增益Av 也很稳定;代价是Av 的减小。
9.2 共漏极放大电路(源跟随器)1()m SV m mb Sg R A g g R =++上图中M1的漏电流受输入直流电平Vin 的强烈影响;采用电流源来替代Rs 可以解决这个问题:、特点:高输入阻抗;中等偏小的输出阻抗;体效应进一步减小了输出阻抗;9.3 共栅级放大电路()v m mb D A g g R =+11()()D o D in m mb o m mb o m mbR r R Z g g r g g r g g +=≈+++++在RD 较小时输入阻抗为:1in m mbZ g g =+(体效应进一步减小了输入阻抗)共栅极相当于一个电流buffer 共栅极中,gd C 不会在输入-输出产生高频反馈,因此带宽较大;9.4共源共栅级放大电路输出阻抗高:221outm o o Z g r r ≅,容易实现高的本证增益因为共源共栅具有高的输出阻抗,一种普遍应用是很定电流源。
缺点:M2叠加在M1上导致需要额外的电压余度,输出电压摆幅减小。
三种基本放大电路的对比总结:相位关系:CS 反相;CG 、CD 同相;放大倍数:CS 、CG 较大,CD 小于且接近于1;差分结构的优点: 放大差模信号,抑制共模噪声,抗干扰能力强;差动输出相比单端输出增大了可得到的最大电压摆幅; 在电路对称的条件下,差动对管的零点漂移及噪声、干扰的大小与极性均相同,可视为共模信号,因此,差放具有很强的抑制零点漂移及抑制噪声与干扰的能力。
10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。
输出共模信号:2CMY Y Y +-+=;输出差模信号:DMYY Y +-=-11、画差放的两个输入管。