学习情境3数字钟电路设计与调试习题答案

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

思考与练习题3

1.基础知识部分

选择题

1.一个触发器可记录一位二进制代码,它有(C)个稳态。

.1 C

Q=Q,应使输入D=(C )。

2.对于D触发器,欲使n+1n

.1 C D.Q

3.对于JK触发器,若J=K,则可完成(C )触发器的逻辑功能。

ˊ

Q=Q工作,可使JK触发器的输入端( A )。

4.欲使JK触发器按n+1n

=K=0 =Q,K=Q =Q,K=Q =Q,K=0 =0,K=Q

Q=Q工作,可使JK触发器的输入端(A )。

5.欲使JK触发器按n+1n

=K=1 =Q,K=Q =Q,K=Q =Q,K=1 =1,K=Q

6.同步计数器和异步计数器比较,同步计数器的显著优点是(A )。

A.工作速度高

B.触发器利用率高

C.电路简单

D.不受时钟CP控制

7.下列逻辑电路中为时序逻辑电路的是( C )。

A.变量译码器

B.加法器

C.数码寄存器

D.数据选择器

8. N个触发器可以构成最大计数长度(十进制数)为(D )的计数器。

C. 2n

D. n2

9.同步时序电路和异步时序电路比较,其差异在于后者( B )。

A.没有触发器

B.没有统一的时钟脉冲控制

C.没有稳定状态

D.输出只与内部状态有关

10.一位8421BCD码计数器至少需要( B )个触发器。

.4 C

11.具有记忆和存储功能的电路属于时序逻辑电路,故 A 、B 、 D 电路是时序逻辑电路。

a. 触发器;

b. 寄存器;

c. 多位加法器;

d. 计数器;

e. 译码器;

f. 数据选择器12.脉冲整形电路有 C 。

A.多谐振荡器

B.单稳态触发器

C.施密特触发器定时器

13.多谐振荡器可产生 B 。

A.正弦波

B.矩形脉冲

C.三角波

D.锯齿波 14.石英晶体多谐振荡器的突出优点是 C 。

A.速度高

B.电路简单

C.振荡频率稳定

D.输出波形边沿陡峭

判断题(正确打√,错误的打×) 1.D 触发器的特性方程为n+1

Q

D =,与n Q 无关,所以它没有记忆功能。(× )

2.RS 触发器的约束条件RS=0表示不允许出现R=S=1的输入。(√)

3.由两个TTL 或非门构成的基本RS 触发器,当R=S=0时,触发器的状态为不定。(×) 4.对边沿JK 触发器,在CP 为高电平期间,当J=K=1时,状态会翻转一次。(×) 5.同步时序电路由组合电路和存储器两部分组成。(√ ) 6.时序电路不含有记忆功能的器件。(×) 7.同步时序电路具有统一的时钟CP 控制。( √ ) 8.采用T 或'

T 触发器也可用来构成移位寄存器。(× )

9.十进制计数器,除了采用8421编码或5421编码形式外,也可采用2421码、余3码和格雷码等其它形式的编码。(× )

10.用反馈清零法或反馈置数法实现任意进制计数器必须采用二进制计数器芯片,而不能采用十进制计数器芯片。(× )

11.施密特触发器可用于将三角波变换成正弦波。(× ) 12.施密特触发器有两个稳态。(√ )

13.多谐振荡器的输出信号的周期与阻容元件的参数成正比。( √ ) 14.石英晶体多谐振荡器的振荡频率与电路中的R 、C 成正比。(× ) 15.施密特触发器的正向阈值电压一定大于负向阈值电压。(√) 填空题

1.一个基本RS 触发器在正常工作时,它的约束条件是R +S =1,则它不允许输入S = 0 且

R = 0 的信号。

2.触发器有两个互补的输出端Q 、Q ,定义触发器的1状态为 Q=1 ,0状态为 Q=0 ,

可见触发器的状态指的是 Q 端的状态。

3.若一个基本RS 触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是

R S=0⋅。

5.数字电路按照是否有记忆功能通常可分为两类: 组合逻辑电路 、 时序逻辑电路 。

6.时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步时序电路。

7.计数器按计数增减趋势分,有 加计数器 、 减计数器 和可逆计数器。 8. 计数器按触发器的翻转顺序分,有 同步 和 异步 计数器。 9. 一个五进制计数器也是一个 五 分频器。

2.应用能力部分

试画出如图3-83(a )所示电路的D 端及Q 端波形,输入信号波形如图题(b )所示,设D 触发器的初始状态为0。

图3-83

如图3-84所示电路是由D 触发器和与门组成的移相电路,在时钟脉冲作用下,其输出端

B A 、输出2个频率相同、相位不同的脉冲信号。试画出B A Q Q 、、、

端的时序图。

图3-84

电路如图3-85所示,设触发器初始状态均为0,试画出在CP 作用下Q 1和Q 2的波形。

图3-85

已知下降沿JK 触发器的K J CP 、、波形如图3-86所示,试分别画出其Q 端的波形。设

1==R S d d ,触发器的初始状态为0。

图3-86

(a) (b)

某同学用如图3-87(a )所给器件构成电路,并在示波器上观察到如图3-87(b )所示波形。

试问电路是如何连接的?请画出逻辑电路图。

图3-87

如图3-88(a)所示各触发器的CP波形如图3-88(b)所示,试画出各触发器输出端Q的波形。设各触发器的初态为0。

图3-88

一个主从RS触发器,己知R、S、CP端的电压波形如图3-89所示,试画出Q、Q端的

相关文档
最新文档