(整理)数字钟时钟电路图设计课设

一、概述

现今，酒店已成为生活中不可缺少的一部分，是很多旅行者休息的场所。

该课程设计是关于简易酒店客房控制器的设计，主要包括四个方面，24小时时钟的设计，客房服务控制，客房照明控制以及简易稳压直流电源的设计。数字钟实际上是两个60，一个24进制的计数电路。由于计数的起始时间有时不与标准时间(如北京时间)一致,故需要在电路上加一个校时电路。稳压电源的设计是将220v 的交流电转换5v 的直流电，既可以给多谐振荡器供电，又可以给照明，客房服务进行控制。

二、方案设计

通过对简易酒店客房控制器设计要求的分析，知道设计应分为4部分：24小时时钟设计、稳压直流电源设计、客房服务控制、客房照明控制。原理方框图如图1所示：

图1 简易酒店客房控制器原理方框图

1、直流稳压电源

变压器将220v 交流电降到12v ，再通过桥式整流电路，实现整流，然后经过电容，实现滤波；最后通过三端稳压器7805，实现稳压输出+5V 电压。其原理框图如图2所示：

图2 直流稳压电源原理框图

220v 交流电

变压器

桥式整流电路

低通滤波

5 V 稳定电压

三端稳压器

220V 交流电

变压器

24小时可控数

字时钟

客房服务控制

客房照明控制

5V 直流电源

2、24小时可控数字时钟

通过分析，可知需要以数字形式显示时、分、秒的时间和校时功能。

要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。通过对24小时可控数字时钟仔细分析，可知它由二个60进制计数器，一个24小时计数器，6个显示译码器，6个数码管及3个校正电路组成。由555多谐振荡器发出1HZ 的秒脉冲信号，传给第一个60进制计数器，然后依次传给第二个60进制计数器，24进制计数器，通过译码显示给数码管，从而读出时间。值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。24小时可控数字时钟原理框图如图3所示：

图3 24小时可控数字时钟原理框图

3、客房服务控制

通过开关输入信号从而控制“请即清理”，“请勿打扰”。其原理框图如图4所示：

图4 客房服务控制

4、客房照明控制

把220V 交流电降到直流稳压电，给灯泡供电，再通过开关控制灯泡的亮灭。从而实现4路照明控制。

译码显示

24进制计数器 译码显示

译码显示

60进制计数器

60进制计数器 分校正信号 时校正信号 多谐振荡器发出的1HZ 脉冲

秒校时信号

开关

请即清理

请勿打扰

5v 电源

其原理框图如图5所示：

图5 客房照明控制原理框图

三、电路设计

1、24小时可控数字时钟

（1）多谐振荡器电路

本电路是能产生1HZ 矩形波的多谐振荡器，这里选用由555构成多谐振荡器，输出频率为

2ln 2)221(11C R R T f +=

=

（1-1）

令C1=10nf ；C2=10uf ；得到 R1=29K ；R2=57K ； 其电路图如图6所示，3端和C1端的波形如图7所示：

图6 由555构成的多谐振荡器的电路图

直流稳压电源

灯泡4

灯泡3

灯泡2

灯泡1

4路开关

图7 多谐振荡器的波形

由图可知T2-T1=1.002s约等于1s，满足课设要求，所以由多谐振荡器为计数器提供秒脉冲信号。

（2）时间计数器电路

时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为24进制计数器.

秒计时器：输入1HZ的CP脉冲信号，当个位计数值达到最大值“9”时，向十位计数器输送1个进位，当十位计数器达到“5”时，同时个位计数器达到“9”时，向分计时电路输出1个CP脉冲，并将计数器清零。

分计时器：接收秒计时电路送来的CP脉冲信号，当个位计数值达到最大值“9”时，向十位计数器输送1个进位，当十位计数器达到“5”时，同时个位计数器达到“9”时，向计时电路输出1个CP脉冲，并将计数器清零。

时计时电路：接收分计时电路送来的CP脉冲信号，当个位计数值达到最大值“9”时，想十位计数器输送1个CP脉冲，当十位计数器达到“2”，同时个位计数值为“3”时，将计数器清零。

可采用16进制计数器74161和10进制计数器74160来实现时间计数单元的计数功能。从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q4、Q3、Q2、Q1立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q4、Q3、Q2、Q1

的状态分别与并行数据输入端P4，P3，P2，P1的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP 脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO ，其逻辑关系是CO= Q1·Q2·Q3·Q4·CET 。图8为74LS161构成的10进制计数器：

图8 74LS161构成的10进制计数器

（3）数码管与译码器

计数器实现了对时间的累计以8421BCD 码的形式输出，用7448七段显示译码器与数码管相连构成显示器，如图9所示：

图9 显示电路图

秒脉冲信号

7段数码管

5V

高电平

计数器