计数器电路

实验报告

课程名称： 电路与电子技术实验II 指导老师： 周箭 成绩：__________________

实验名称： 计数器电路 实验类型： 同组学生姓名：

一、

引脚图：

引脚接入分布：16脚：高电平（5V ）8脚：GND 。CP 接实验箱中1HZ 脉冲。CT T ，⎺LD,CT P ，⎺CR 引脚都接为高电平+5V 。14~11引脚依次接到一路译码电路的A 、B 、C 、D 。

1、测试集成计数器74161的功能

在复位信号为低电平时实现异步复位（清零）功能，即复位不需要时钟信号。在复位端高电平条件下，预置端为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态。等于并行输入预置数A B C D 。在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能。两计数使能端输入禁止信号，集成计数器实现状态保持功能。 测试记录如下：

与74161的功能表一致

先说明一下反馈清零法：

模为M 的单片集成计数器，若无任何控制，其状态转换图为：

若实现模为N （N < M），则应调整状态转换图。实现方案：

正常计数时，清零端无效；计数至某个数据时，清零端有效，计数器清零；

然后，清零端（自动）恢复为无效，计数器从零开始重新计数。

二、六进制计数器

设计思路：

当74HC161的输出端输出6时，利用其优先级最高的异步清零端将输出立刻置为零即可，原理图如下：（需要一片74161和74ls00与非门）

三、二十四进制数字钟

在上一个实验所设计的十进制数字钟的基础上，加上一片74HC161，设计二十四进制数字钟。

电路图如下

共需用到3个与非门，一个与门，和2片74LS00完成

CP脉冲一开始设置为1Hz。实验结果用译码电路来显示，分别将两只74161的A,B,C,D接到两个译码电路的DA,DB,DC,DD上，接通电源后可以清晰看见译码器在0-23之间不断切换。切换CP脉冲的频率为32Hz，能更加清晰地看见计数器的变化（1Hz的数字显示跳动过快不易看清）。

但在实验中，我们发现了一个有趣的问题，就是当CP脉冲为32HZ时，这个电路的自启动过程有时候会

很缓慢（就是有时候一通电不会自动开始计数，而是要过一段时间才开始计数）。一开始我们怀疑是有一些引脚没有接上高电平导致（例如9号和10号管脚），但把这两个管脚接上了高电平，但后来一样也出现了自启动的相关问题。因此对于这个问题我还没有想明白。

四、二十八进制计数器

从理论上分析，与二十四进制数字钟基本一致，不同之处在于在两片74HC161的输出依次为2与8时，将两片74HC161的清零端均置零。

按照上述分析我一开始只改变一根接线，也就是个位的Qc改到了Qd，发现输出变为了20进制，分析原因，当个位为9时，给十位的74161一个上升沿，这时候十位的Qb为高电平‘1’，有一个短暂的时间内，使得个位和十位计数器同时被置零，因此做不到28进制的计数。

要解决这一短暂时间十位被异步清零的问题，必须要添加一位检查位，我选择了最高位，采用三与门将其加入了校验中。以下是对我设置的最高位检查位的仿真

在仿真中，很明显能看出28进制是可以实现的。